



دستور کار

آزمایشگاه مدار منطقی و معماری کامپیوتر (کارشناسی پیوسته)

آزمایشگاه معماری کامپیوتر (کارشناسی ناپیوسته)



تهیه کننده شرکت نوآوران صنعت رایانه شرق امیر باوفای طوسی شعله هاشمی نمین ژیلا عظیم زاده ویرایش چهارم-زمستان ۱۳۹۵

فهرست

١	پيشگفتار
۶	جلسه اول: آشنایی با قطعات و برد بورد و FPGA
۱۷	جلسه دوم: آزمایش مدار رأی گیر اکثریت بر روی برد بورد
۲۱	جلسه سوم: آزمایش مدار TSegment و BCD بر روی برد بورد
٢۵	جلسه چهارم: آشنایی با نرمافزار Maxplus
49	جلسه پنجم: آزمایش جمع کنندهها(ریپل کری و پیشبینی کننده کری)
۵۴	جلسه ششم : آزمایش دیاگرام حالت و مقسم فرکانس
۶٣	جلسه هفتم : آشنایی با زبان توصیف سختافزاری Verilog و نرمافزار Quartus
٩٩	جلسه هشتم : آزمایش طراحی واحد محاسبه و منطق(ALU)
١٠	جلسه نهم : آزمایش رجیسترها و ثباتها و گذرگاه داده۲
۱۱	جلسه دهم : آشنایی با نرمافزار ISE Xilinx
۱۴	جلسه يازدهم : آزمايش طراحي حافظه
۱۴	جلسه دوازدهم : طراحی واحد کنترل بهصورت سختافزاری۴
۱۴	جلسه سیزدهم : آزمایش کامپیوتر پایهای۹
۱۵	جلسه چهاردهم : آزمایش طراحی واحد کنترل به صورت نرمافزاری (میکروپروگرم) •
۱۵	جلسه پانزدهم : آزمایش توسعه دستورات
۱۵	جلسه شانزدهم : آزمایش حافظه خارجی و پورت سریال
18	آموزش تصویری نرم افزارهای Xilinx,Quartus,Maxplus
۱۹	آشنایی با بورد مبتنی بر تراشه شرکت Altera۸
۲.	آشنایی با بورد مبتنی بر تراشه شرکت Xilinx

مراجع: ۱- دستور کار آزمایشگاه مدار منطقی شرکت نصر شرق ۲- دستور کار آزمایشگاه مدار منطقی دانشگاه سجاد – نوید ایزدخواستی ۳- مدارهای منطقی نلسون



تراشههای قابل برنامه ریزی با توجه به کارایی و توانایی بالا در سیستمهای صنعتی و تحقیقاتی، باعث تحول فوق العادهای در صنعت میکروالکترونیک شده اند. اما به دلیل فقدان آموزش و ابزار موردنیاز در دانشگاههای کشورمان، همواره شکاف عمیقی میان محیط دانشگاهی و محیط صنعتی ملموس و محسوس بوده است .

آزمایشگاه مدار منطقی و معماری کامپیوتر با هدف ایجاد زیرساخت لازم جهت خودکارسازی طراحی مای الکترونیکی، آسان نمودن طراحی مای پیشرفته دیجیتال و ساخت نمونه مای آزمایشگاهی ارائهشده است. در این میان طراح نیز باید نسبت به مفاهیم پایه آگاهی و دانش کامل داشته باشد. به همین منظور در این آزمایشگاه سعی شده است تا این مفاهیم با دیدی آموزشی به بهترین نحو ممکن انتقال داده شود. این دستور کار به سه بخش تقسیمشده است :

- کار با برد بورد و تراشههای منطقی (۳ جلسه، هفته اول الی سوم)،
- کار با بوردهای FPGA شرکت Altera (۶ جلسه، هفته چهارم الی نهم)،
- کار با بوردهای FPGA شرکت Xilinx (۷ جلسه، هفته دهم الی شانزدهم) و در این راستا مفاهیم ذیل بهصورت عملی فراگرفته می شود:
 - - ✓ آشنایی با ساختار تراشههای قابلبرنامهریزی FPGA
 - ✓ روند طراحی با یک تراشه قابلبرنامهریزی FPGA
 - آشنایی و برنامهنویسی با زبان توصیف سختافزار Verilog
 - ✓ آشنایی و طراحی با نرمافزار ISE, Quartus, Max+Plus II
 - ✓ طراحی، پیادہسازی و آزمودن انواع مدارهای دیجیتال بر روی FPGA
- ✓ طراحی و پیادهسازی مدار ارتباط با نمایشگرهای مختلف ازجمله مجموعه LED ها ، نمایشگرهای هفتقسمتی، نمایشگرهای
 LCD
 - ✓ طراحی و پیادهسازی انواع پروتکلهای سری و ارتباط سری با کامپیوتر از طریق FPGA

شرکت نصر شرق نیز با در نظر گرفتن جایگاه مبحث طراحیهای دیجیتال در دانشگاههای معتبر جهان و تصمیم بر ایجاد زیرساخت لازم بهمنظور توسعه این فنّاوری در سطح دانشگاههای داخل و ایجاد زمینههای شکوفایی و باروری دانشجویان ایرانی، مجموعه آزمایشگاهی مدار منطقی را ارائه نموده است. این مجموعه آزمایشگاهی شامل بردهایی مبتنی بر تراشههای قابل برنامه ریزی شرکتهای XILINX و و بردهای برنامه ریزی آنها، دستور کار آزمایشگاه مدار منطقی و نرمافزارهای موردنیاز است. شایان ذکر است دانشگاههای معتبری همچون شریف و امیرکبیر از این مجموعه استفاده مینمایند. *برای کسب اطلاعات بیشتر درزمینههای* مختلف و موردبحث در این آزمایشگاه میتوانند به سایت شرکت نصر شرق^۱ مرا**جع**ه نمایند.

ساختار دستور کار آزمایشگاه

دستور کاری که در پیش روی شما قرار دارد کاری است مشترک توسط این شرکت و آقای مهندس باوفا و سر کارخانه مهندس هاشمی (اعضا هیئتعلمی دانشگاه صنعتی سجاد) برگرفته از دستور کار آزمایشگاههای مدار منطقی دانشگاههای معتبر جهان میباشد و سعی شده است تا در تهیه آن، اهم مباحث مطرحشده درس مدار منطقی و معماری کامپیوتر تحت پوشش قرار گیرد. بهطورکلی هر آزمایش در این دستور کار دارای بخشهای زیر میباشد:

- √ اهداف آزمایش
- √ تئورى آزمايش
- ✓ تکالیف پیش از آزمایش
- 🗸 🛛 تکالیف داخل آزمایشگاه
 - √ پروژەھاى پيشنھادى

در بخش اهداف آزمایش سعی شده است تا اهداف کلی از انجام هر آزمایش بیان شود تا دانشجویان در راستای آن اهداف سعی و تلاش نمایند. تئوری آزمایش حاوی اطلاعات کلی اما هدفمند درزمینه آزمایش بوده و به دانشجویان در انجام آزمایش کمک می کند. تکالیف پیش از آزمایش شامل مطالب و کارهایی است که دانشجویان میبایست پیش از ورود به آزمایشگاه مطالعه و انجام دهند. نتایج حاصل از این بخش که میتواند متشکل از تشریح مدار موردنظر، مدار طراحی شده و نتایج تحلیل ها باشد میبایست در گزارش کار ثبت گردد. بخش تکالیف داخل آزمایشگاه بیانگر کلیه فعالیت هایی است که دانشجویان عزیز باید در طول مدت آزمایشگاه انجام دهند.

ارزيابي

ار کلاسی (انجام آزمایشهای هفتگی و گزارش کار)	۱۰ نمره
ىتحان پايانترم	۶ نمره
روژه پایان ترم	۴ نمره

جلسه ۱

آشنایی با قطعات و برد بورد

در این بخش سعی داریم تا در ابتدا دانشجویان عزیز را با انواع قطعات منطقی، ساختار و مشخصات آنها آشنا نماییم و سپس به بررسی مدارهای قابل برنامه ریزی که در این آزمایشگاه استفاده خواهند نمود، بپردازیم. از آنجایی که در این آزمایشگاه هدف به کار گیری مطالبی است که درس مدار منطقی و معماری آموختید، بنابراین در بازگو نمودن جزئیات علمی خودداری و به توضیحی اجمالی بسنده خواهیم نمود.

۱) قطعات منطقی

همانطور که میدانید قطعات منطقی که گیت خوانده میشوند، اصلیترین قسمت یک مدار منطقی هستند. این قطعات بهمنظور انجام اعمال پایهای نظیر AND، OR، OR، OR، سو یا اعمال پیچیدهتری نظیر شمارندهها، ثباتها و س ساخته و در بستهبندیهای مختلف به بازار عرضه میشوند. اما این قطعات منطقی به روشهای مختلفی ساخته میشوند که یکی از این روشها استفاده از مدارهای مجتمع میباشد. هر مدار مجتمع یا آیسی دارای یک مشخصه عددی است که روی سطح بستهبندی آن و بهمنظور بیان مشخصات و پارامترهای آن چاپ میشود. لازم به ذکر است که تمام سازندهها کتابچه راهنما یا کاتالوگ حاوی شرح دقیق و تمام اطلاعات لازم درباره آیسیهای ساخت خود را چاپ میکند.

۱-۱) فنَّاوري ساخت

با پیشرفت فنّاوری مدارهای ساخت مجتمع تعداد گیتهایی که میتوانست در یک تراشه جای گیرد به میزان قابلتوجهی افزایش یافت. مدارهای مجتمع با مقیاس کوچک (SSI) دارای چند گیت مستقل در یک بسته واحد هستند. تعداد این گیتها معمولاً کمتر از ۱۰ و محدود به تعداد پایهها در آی سی است. قطعات مجتمع با مقیاس متوسط (MSI) تقریباً دارای ۱۰ الی ۲۰۰ گیت در هر بسته میباشند. این قطعات معمولاً توابع دیجیتال ساده همچون دکترها، جمع کنندهها و ثباتها را اجرا مینمایند. مدارهای مجتمع با مقیاس بزرگ (LSI) بین ۲۰۰ تا چند هزار گیت در هر بسته دارند. این بستهها دستگاههای دیجیتالی همچون پردازندهها، تراشههای حافظه و ماژولهای قابل برنامهریزی را شامل میشوند. قطعات مجتمع با مقیاس بسیار بزرگ (VLSI) حاوی هزاران گیت در یک بستهاند. ISU ها به دلیل کوچکی و ارزانی انقلابی شامل میشوند. قطعات مجتمع با مقیاس بسیار بزرگ (VLSI) حاوی هزاران گیت در یک بستهاند. ISU ها به دلیل کوچکی و ارزانی انقلابی در فنّاوری ساخت سیستمها کامپیوتری به وجود آورده و به طراحان امکان ساخت و ایجاد ساختارهایی را دادند که قبلاً اقتصادی نبودند. مدارهای مجتمع نه تنها بر اساس عملکرد منطقیشان بلکه ازنظر فنّاوری خاص مدارهایی که به آن تعلق دارند نیز طبقهبندی میشوند. فنّاوری به کاررفته در ساخت این مدارها را خانواده قطعات منطقی میخوانند. بسیاری از این خانوادهها به صورت مدارهای مجتمع در سطح تجاری عرضه شدهاند. متداول ترین خانوادهها در زیر معرفیشدهاند:

- TTL یا منطق ترانزیستور ترانزیستور
 - ✓ ECL یا منطق کوپل امیتر

✓ MOS یا منطق فلز اکسید نیمههادی

✓ CMOS یا منطق فلز اکسید نیمه هادی مکمل

TTL یک خانواده متداول است که سالها مورداستفاده بوده و بهعنوان استاندارد تلقی میشود. ECL در سیستمهایی که بهسرعت عمل بالا نیاز دارند ترجیح داده میشوند. MOS برای مدارهایی که نیاز به تراکم بالا دارند مناسب است و CMOS در سیستمهای کممصرف به کار میرود.

خانواده منطقی ترانزیستور - ترانزیستور گونه تکاملیافته فنّاوری قدیمیتری است که در آن از دیود و ترانزیستور برای ساخت گیت پایه NAND استفاده می شده است. بعدها برای بهبود عملکرد مدار بهجای دیود از ترانزیستور استفاده شد و نام خانواده جدید ترانزیستور را رانزیستور استفاده می شده است. بعدها برای بهبود عملکرد مدار بهجای دیود از ترانزیستور استفاده شد و نام خانواده جدید ترانزیستور ترانزیستور آن از دیستور استفاده می شده است. بعدها برای بهبود عملکرد مدار بهجای دیود از ترانزیستور استفاده شد و نام خانواده جدید ترانزیستور ترانزیستور آن از می بهبود عملکرد مدار بهجای دیود از ترانزیستور استفاده شد و نام خانواده جدید ترانزیستور ترانزیستور آن ترانزیستور آل است که در آن ترانزیستور گذاشته شد. علاوه بر نوع استاندارد TTL انواع دیگری از این خانواده عبارتاند از TTL سرعتبالا، TTL توان پایین (یا کم مصرف)، TTL شاتکی، TTL شاتکی توان پایین و ... که در انتهای این بخش در مورد آن توضیحات بیشتری را ارائه خواهیم نمود.

منطق فلز اکسید نیمههادی یک ترانزیستور تکقطبی است که به جریان یک نوع حامل الکتریکی وابسته است. این حاملها ممکن است الکترون (در نوع کانال n) یا حفره باشند. MOS کانال p را PMOS و MOS کانال n را NMOS مینامند. در فنّاوری CMOS هر دو نوع ترانزیستور، که به شکل مکمل در تمام مدارها بسته شده اند به کاررفته است. بزرگترین مزیت CMOS نسبت به دوقطبی، تراکم بالای مدارها ، ساده بودن تکنیک ساخت و عملکرد مقرون به صرفه آن به دلیل مصرف توان کم آن است.

۲-۱) آیسیهای دیجیتال سری 74

سالهای متمادی است که ۸ زیرگروه آیسیهای TTL و ۸ زیرگروه آیسیهای CMOS در سری ۷۴ قرار دارند. بیشتر این زیرگروهها دیگر قدیمی بشمار آمده یا منسوخشدهاند. اما توجه داشته باشید که بیشتر زیرگروه با یکدیگر سازگار هستند. بنابراین بهسادگی و با توجه به مشخصات قطعه موردنظر که از روی شماره آن قابل استخراج است، میتوان آنها را با قطعه از خانواده جدیدتر جایگزین کرد. با این تفاسیر در ابتدا میبایست نحوه تعیین مشخصات قطعه از روی شماره آن را فرابگیریم. در شکل زیر طرحهای اساسی مورداستفاده برای مشخص کردن کدهای سری ۷۴ را نشان میدهد.



شکل۱-۱: روش پایهای کددهی در آیسیهای سری ۷۴

همان طور که در شکل نیز مشاهده مینمایید، در ساده ترین حالت کدهای حرفی- عددی آی سی ها از ۳ کد فرعی مسلسل تشکیل شده است. اولین کد فرعی عددی دورقمی است، که مشخص کننده حوزه کاربردی آی سی است و شامل کاربردهای تجاری (74)، نظامی (54) و قطعات رابط (75) می باشد. کد دوم حداکثر می تواند از ۳ حرف تشکیل شده باشد. این کد فنّاوری مورداستفاده در آی سی را مشخص می نماید.



شکل ۱-۲: بستەبندى فيزيکى قطعات

کد سوم که عدد ۲ تا ۵ رقمی میباشد، بیانگر عملکرد آیسی است. بنابراین کد بهکاررفته در آیسیها سری ۷۴ میتوانند شامل7414، 74HC03 و 74LS38 باشد. در انتها نیز در شکل فوق نمونهای از بستهبندی این قطعات آر مشاهده مینمایید.

۲) تراشههای منطقی قابل برنامهنویسی (

تراشه منطقی قابل برنامهنویسی شامل مجموعهای از المانهای منطقی قابل برنامهنویسی و flip-flop مای مرتبط باهم بعلاوه اتصالهای قابل برنامهنویسی میباشد. کاربر میتواند با کمک سلولهای حافظه^۲ وظیفه و برنامه هر قسمت از این مجموعه را مشخص و کنترل کند. اگرچه تراشههای متفاوت از ساختارهای^۳ مختلفی استفاده میکنند ولی اساس کار تمام آنها یکی میباشد.

۲-۱) انواع تراشههای منطقی قابل برنامهنویسی^۴

امروزه تعداد زیادی تراشههای قابل برنامهنویسی توسط شرکتهای مختلف و با ساختارهای متفاوت در دسترس میباشد که میتوان آنها را در ۴ گروه عمده طبقهبندی نمود:

(SPLDs) Simple Programmable Logic Devices	طرحهای منطق قابل برنامەنویسی سادہ
(CPLDs) Complex Programmable Logic Devices	طرحهاى منطق قابل برنامەنويسى پيچيدە
(FPGAs) Field Programmable Gate Arrays	آرایه مای گیت قابل برنامهنویسی میدانی
(FPICs) Field Programmable Inter Connect	اتصالات قابل برنامەنويسى ميدانى

SPLD (1-1-7

SPLD ها، کوچکترین و کمهزینهترین شکل از تراشههای منطقی قابل برنامهنویسی میباشند. یک SPLD معمولاً شامل ۴ تا ۲۲ macrocellست که میتواند تعداد زیادی از TTL مای سری ۷۴۰۰ را در خود جای دهد. هر macrocell بهطور کامل با macrocell دیگر در ارتباط است. زیرمجموعه مای این خانواده بدین شرح میباشند:

- **PAL** (Programmable Array Logic)
- GAL (Generic Array Logic)
- PLA (Programmable Logic Array)
- **PLD** (Programmable Logic Device)



شکل PLA :۳-۱

1-Programmable Logic Devices 2- Memory Cells

۴- بی کسب اطلاعات بیشتر میتوانید به سایت شرکت مراجعه نمایید.

³⁻ Architecture

CPLD (Y-1-Y

CPLD

ها شبیه SPLDها میباشند. با این تفاوت که دارای ظرفیت بسیار بالاتری هستند. یک CPLD مشخص همارز ۲ تا SPLD ۶۴ است و بهطورمعمول شامل ۱۰ تا ۱۰۰ macrocell میباشند.۸ تا ۱۶ macrocell باهم تشکیل یک بلوک عملیات^۱ بزرگتر میدهند. macrocell مای داخل یک بلوک عملیاتی بهطور کامل باهم ارتباط دارند.زیرمجموعه مای این خانواده بدین شرح میباشند:

- EPLD (Erasable Programmable Logic Device)
- **PEEL** (Programmable Electrically Erasable Logic)
- **EEPLD** (Electrically-Erasable Programmable Logic Device)
- MAX (Multiple Array Matrix)



در یک تعریف جامع ، CPLD ها از چندین بلوک منطقی^۲ مانند PAL تشکیل شده اند که از طریق ماتریس سوئیچ^۳ قابل برنامه نویسی، با یکدیگر در ارتباط می با شند. هر بلوک منطقی شامل ۴ تا ۱۶ macrocell است، که این تعداد به نوع ساختار آن ها بستگی دارد. شکل ۴ بلوکه ای منطقی و ماتریس سوئیچ یک CPLD را نشان می دهد.

شکل ۱-۴: بلوک منطقی و ماتریس سوییچ

FPGA (T-1-T

FPGA تراشهای قابلبرنامهریزی است که از آرایهای از بلوکهای منطقی، بلوکهای ورودی/خروجی^۴ و ماتریسهای سوئیچ تشکیلشده است. شکل ۲-۱ ساختار داخلی تراشه FPGA را نشان میدهد. محتوای بلوکهای منطقی به نوع FPGA بستگی دارد و میتواند از ساختارهای (معماریهای) متنوعی تبعیت نماید، برنامهنویسی FPGA با استفاده از سوئیچهای قابلبرنامهریزی انجام میگیرد. ساختار FPGA با ساختار خانوادههای SPLD و CPLD متفاوت است و نسبت به آنها بیشترین ظرفیت المانهای منطقی را در اختیار کاربران قرار میدهد. موفقیت این تراشهها در ظرفیت بالا و کارایی خوب ، به دلیل ساختار بلوکهای منطقی و ساختار سیمکشی بین بلوکهاست.

⁴⁻ Input/Output Blocks



۲-۱-۳-۱) بلوکهای منطقی

مداری که در FPGA پیادهسازی میشود، به قطعات کوچکتر تجزیهشده، و هر یک از این قطعات در یک سلول منطقی پیادهسازی میشود.

FPGA بهطور کلی از دو نوع سلول منطقی استفاده مینماید.



شکل ۱-۶: بلوکهای منطقی

الف) سلولهای منطقی مبتنی بر LUT '

این سلولها شامل بلوکهای منطقی بزرگی هستند که دارای ۲ یا تعداد بیشتری LUT و flip-flop میباشند. LUT حافظه کوچکی است که برای پیادهسازی یک جدول صحت از آن استفاده می شود.



شکل ۱–۷: سلولهای منطقی مبتنی بر LUT

ب) سلولهای منطقی مبتنی بر مالتی پلکسر^۱

در این سلولها تعداد زیادی بلوکهای منطقی نسبتاً سادهای وجود دارد، این بلوکها شامل یک تابع منطقی ۲ ورودی یا مالتی پلکسر ۴ به ۱ و یک flip-flop میباشد. که برای طرحهای پیچیده و فشرده مناسب میباشند.

۲-۲) برنامهنویسی تراشههای منطقی

برنامهنویسی تراشهها در ۴ مرحله انجام می گیرد.

۱) طراحی^۲

امروزه ابزارهای قابلاستفاده متنوعی از شرکتهای مختلف برای طراحی مدار در دسترس کاربران و برنامه نویسان میباشد. در تمام این ابزارها میتوان از دو طریق استفاده از شماتیک و یا زبان سختافزاری، مدار موردنظر را شبیهسازی نمود. برخی از طراحان ترجیح میدهند

Functional Simulation

Timing Simulation - Post-placement timing info

Static Timing Analysis - Post-placement timing info - Faster results than timing simulation

In-System Debugging - For reprogrammable parts - Use with other system software, and hardware

Design Verification

Verify correct logic functionality
 Estimated timing or no timing

از قسمت شماتیک که بیشتر موردعلاقهشان میباشد استفاده نمایند درحالی *ک*ه .

برخی دیگر ترجیح میدهند

شکل ۱–۸: نحوه برنامهنویسی تراشه

طرحشان را با زبان سخت فزاری مانند VHDL، Verilog یا ABEL توصیف

نمایند. برخی نیز از ترکیب شماتیک و زبان سختافزاری استفاده میکنند.

۲) پیادہسازی طرح ^۳

بعدازاینکه طراحی مدار از طریق شماتیک یا سنتز کردن انجام شد، آماده پیادهسازی بر روی تراشه موردنظرمیشود. اولین گام، شامل برگرداندن طرح مدار به فرمتی است که در داخل ابزارها تعریفشدهاند. اکثر ابزارهای سادهسازی، فرمتهای استاندارد Netlist را میخوانند و ترجمه طرح معمولاً بهصورت خودکار انجام میشود.

سپس نرمافزار طرح را به بلوکهای منطقی تقسیم^۴ کرده، طوری که برای پیادهسازی بر روی تراشه منطقی قابل برنامهنویسی مورد نظر آماده باشد. قسمتبندی مهمترین گام برای FPGA ها و CPLD ها میباشد. درنتیجه تقسیمبندی درست و مناسب در FPGA ها از

سیمکشی طولانی جلوگیری شده و کارایی بالا میرود همچنین در CPLD کارایی و چگالی افزایش پیدا میکنند.

2-Multiplexer

3-Design Entry

Design Entry - Schematic capture - Language-based entry

Design Implementation - Design translation/synthesis - Design rule checking

Logic partitioning/fitting Block placement Routing Create programming file

Device Programming

\-Design Implementation

Y-Partitioning

نرمافزار پیادهسازی هنگام جایگذاری کردن بلوکهای منطقی طول سیمکشی و ازدحام مسیر سیمکشی را کنترل میکند. هنگامیکه سیمکشی و مکانیابی^۱ به اتمام رسید، نرمافزار فایل برنامه را که برای پیکربندی طرح به شکل باینری^۲ نوشته میشود ایجاد میکند. ۳) **اثبات یا تأیید طرح**۳

بررسی و تأیید طرح در چندین مرحله و در حین طراحی انجام می گیرد. اول، شبیهسازی که بهطور عملی و متقارن با شروع طراحی، قبل از فرآیند سیم کشی و جایگذاری بلوکها، برای تصحیح و تأیید روابط منطقی صورت می پذیرد . شبیهسازی زمانی^۴ کامل بعد از سیم کشی و جایگذاری انجام می گیرد، در این حالت نرمافزار تأخیرهای ناشی از سیم کشی و المانها را در Netlist برای شبیهسازی منظور می کند.

۴) برنامەريزى نھايى طرح

بعد از ایجاد یک فایل برنامهنویسی باینری، تراشه منطقی قابل برنامهنویسی پیکرهبندی شده و آماده کار میباشد. روش برنامهریزی نهایی به فنّاوری بکار رفته در تراشه بستگی دارد. در بیشتر فنّاوریهایی که دارای PROM جهت بارگذاری FPGA بر اساس SRAM میباشند، بهنوعی به پروگرامر نیاز است.

۳-۲) شرکتهای تولیدکننده تراشه منطقی قابل برنامهنویسی

عمدهترین تولیدکنندگان تراشهها با ظرفیت بالا عبارتاند از:

1-Altera	6-Lattice Semiconductor
2- Xilinx	7-Lucent Technologies
3-Vantis	8-Cypress Semiconductor
4- Actel	9-QuickLogic
5-Atmel	

FPGAها اولین بار در سال ۱۹۸۵ توسط شرکت Xilinx معرفی شدند. از آن زمان به بعد FPGA های متفاوتی توسط شرکتهای دیگر تولید گردید. ازآنجایی که در این آزمایشگاه از تراشهها شرکتهای Xilinx و Altera استفادهشده است، لذا لازم است تاکمی با محصولات این شرکتها آشنا شویم.

تراشههای شرکت Xilinx برای طراحیهایی که خیلی پیچیده نمیباشند ولی به ظرفیت بالایی نیاز دارند بسیار مفید و مؤثر خواهد بود. این شرکت، تولیدات خود را به دو گروه عمده زیر دستهبندی کرده است:

۳- Placement

- ۴- Binary
- Δ Verification
- **\-** Timing Simulation

📽 Spartan FPGA	To Virtex FPGA
✓ Spartan-3	✓ Virtex-II
✓ Spartan-II 2/5v	✓ Virtex-II Pro X
✓ Spartan-II E 1/8v	✓Virtex-E 1/8v
	✓Virtex-4

شرکت Altera یکی از پیشگامان جهانی تولیدکننده طرحهای منطقی قابلبرنامهریزی (PLDs)^۱ و پیادهسازی طرح بر روی تراشههای قابلبرنامهریزی (SOPC)^۲ میباشد . این تراشهها دارای عملکردی بالا ،با ابزارهای پیشرفته نرمافزاری، پردازشگر، حافظه و دیگر المانهای

منطقی پیچیده میباشند.

این شرکت تراشههای FPGA خود را به سه قسمت عمده تقسیم میکند:

- FPGAهای پرظرفیت^۳:
 - Stratix >
 - Stratix II 🔶
 - Stratix GX
 - APEXTM_II ≻
 - APEX 20K
 - Mercury >
- FPGAهای کمهزینه و با تولید انبوه[†]:
 - Cyclone >
 - Cyclone II >
 - ACEX 1K
 - FLEX 6000
 - FPGAهای با ظرفیت متوسط^۵:
 - FLEX 10K

۲-۴) ابزارهای طراحی ارزان

همان طور که در بخش قبل نیز بیان شد، برای استفاده از قطعات قابل برنامه ریزی می بایست از نرم افزارهای مناسب که دارای خصوصیات و بخشهای ذکر شده هستند، استفاده نمود. از آنجایی که تنوع قطعات قابل برنامه ریزی زیاد می باشد بنابراین طیف وسیعی از نرم افزارهای مرتبط با این موضوع نیز در دسترس است. اما با توجه به این که در این آزمایشگاه از تراشهها شرکتهای Xilinx و Altera استفاده شده است، لذا در انتهای این دستور کار با دو بورد از شرکت آل ترا (ص ۱۲۱) و شرکت زایلینکس (ص۱۲۸) آشنا خواهید شد.

- ۱- System-on-a-programmable-chip
- ۲- High-Density
- ۳- High-Volume
- ۴- Mid-Density

۲- Programmable logic devices

- برد بورد (Bread board):

برد بورد وسیلهای برای بستن مدارهای مختلف الکترونیکی جریان پایین است و ازآنجاکه میتوان بهراحتی آیسی و قطعات مختلف الکترونیکی را روی آن سوار و ارتباط مای لازم را با سیم و بدون لحیمکاری برقرار کرد، کاربرد وسیعی در آزمایشگاهها و مراکز تحقیقاتی دارد. در برد بورد تعدادی از سوراخها از زیر به یکدیگر متصل میباشند. در شکل زیر اتصال برد بورد آمده است:



شکل ۵-۹- Bread board

قسمت مای ۱، ۲، ۳و۴ بهصورت افقی به هم متصل بوده و اتصال عمودی ندارند و بهوسیله حرف W نوشتهشده روی برد بورد قسمت ۱و۲ از قسمت ۳و۴ جدا میشوند. از قسمت افقی بیشتر برای تغذیه و زمین مدار استفاده میشود. حروف EpD,C,B,AوE بهصورت عمودی به هم متصل بوده و اتصال افقی ندارند.

- پروب منطقی (Logic Prob)

از این وسیله برای بررسی ولتاژ نقطهای از مدار استفاده میشود به گونهای که با قراردادن پروب منطقی در نقطهای از مدار، در صورت یک بودن ولتاژ آن نقطه چراغ پروب منطقی روشن میماند و در صورت صفر بودن چراغ آن خاموش میشود.

- منبع تغذيه:

مدارهایی که در این آزمایشگاه پیادهسازی میشوند با ولتاژ ثابت ^۷5 کار میکنند. به همین خاطر برای تأمین ولتاژ موردنیاز مدارها از دستگاهی (منبع تغذیه دوبل) استفاده میشود که ولتاژ ثابت ^۷5 را تولید میکند و دارای دو پایانه مثبت و منفی است که از پایانه مثبت برایVcc یا ولتاژ بالا و از پایانه منفی بهمنظور زمین (GND) مدار استفاده میشود.

- سیگنال ژنراتور:

برای تولید کلاک و فرکانس مای موردنیاز از این دستگاه استفاده میشود که انواع سیگنالهای سینوسی، مثلثی و مربعی و خروجی TTL را تولید نموده و میتوان فرکانس موردنظر را در یک محدوده فرکانس از 0.1هرتز تا یک مگاهرتز تنظیم نمود. در بخش طراحی و پیادهسازی مدارهای ترتیبی برای تولید کلاک از سیگنالی با فرکانس کم استفاده میشود که توسط این دستگاه تولید میشود.

- اسيلوسكوپ:

دستگاهی است برای بررسی هر نوع پدیده متغیرقابل تبدیل به جریان و ولتاژ. از اسیلوسکوپ برای اندازه گیری مای مختلفی مانند ولتاژ AC یا DC ، مقدار فرکانس، مقادیر پیک ولتاژ و غیره استفاده میشود.

نكات قابل توجه:

۱- خانواده TTL با منبع ولتاژ ۵ ولت وCMOS با ۳ تا ۱۵ ولت و معمولاً ۵ ولت کار می کند.

۲- خروجي تراشه را مستقيماً به زمين يا منبع ولتاژ متصل نكنيد.

۳- LED را مستقیماً به خروجی TTLوصل نکنید. و از یک مقاومت حدود ۲۰۰^Ω (اهم) به صورت سری استفاده کنید.

۴- سر مثبت منبع تغذیه ۵ ولت را به یکی از سوراخ مای بالاترین ردیف صفحه آزمایش متصل نمایید و سر منفی منبع تغذیه را به یکی از سوراخهای پایینترین ردیف صفحه آزمایش متصل کنید ازاینپس ردیف بالای صفحه آزمایش ردیف ۵ ولت و ردیف پایین ردیف زمین«۰ ولت» نامیده خواهد شد. اکنون

سر شماره ۷ تراشه ۷۴۰۰ را بهوسیله سیم بهردیف زمین متصل نمایید. این کار با اتصال دادن یکی از سوراخ مای ستون زیر سر شماره ۷بهردیف زمین انجام میشود. پایه شماره ۱۴ تراشه ۷۴۰۰ را بهوسیله سیم بهردیف ۵ ولت متصل نمایید. اکنون تراشه بهطور صحیح تغذیهشده است.

ولتاژ ورودی صفر و ۵ ولت با اتصال دادن پایه شماره ۱ بهردیف زمین یا ردیف ۵ ولت به دست می آید و ولتاژ خروجی (پایه شماره ۲) توسط پروب منطقی (Logic Prob) مشخص می شود.

۵- حالت خروجی یک مدار را میتوان به کمک دیود نورانی «LED» مشاهده نمود. برای این کار خروجی مدار را توسط یک مقاومت به LED متصل کنید (برای این کار خروجی را توسط یک مقاومت به آند LED «معمولاً پایهی بلندتر» وصل و کاتد آن «معمولاً پایه کوتاهتر» را به زمین متصل میکنیم). مقاومت بهمنظور محدود کردن شدتجریان و جلوگیری از سوختن دیود و تراشه بهکاررفته است و مقدار آن حدود ۱۰۰ تا ۳۰۰ اهم میباشد. ورودی مای مدار نبایست بازبماند. با توجه به نوع تراشه به ۰ و یا یک منطقی متصل نمایید. جلسه ۲

آزمایش مدار رأی گیری اکثریت بر روی برد بورد و شمارنده(مدارهای ترکیبی)

هدف

√ آشنایی با آی⊂سی مای ۷۴۰۰ و ۷۴۱۰۷

🗸 اهمیت سادهسازی توابع منطقی و پیادهسازی با تراشههای ۷۴۰۰ و ۷۴۱۰۷

تئوری آزمایش:

آزمایش ۱: یک مدار رأی گیری اکثریت برای یک شورا ۵ نفره (A,B,C,D,E) به گونهای طراحی کنید. که شخص A دارای حق وتو باشد. و هرگاه اکثریت آراء حاصل شد یک چراغ روشن شود (چراغ با یک منطق روشن و صفر منطق خاموش می شود) جدول صحت مدار را به دست آورید. تابع خروجی را رسم کنید. با توجه به نکات ۴۰۵ و با استفاده از تراشه ۷۴۰۰ (به شکل ۲-۱ مراجعه شود)مدار رأی گیر را بر روی bread board ببندید تکالیف پیش از آزمایش:

مدارات زیر با استفاده از گیت NAND طراحی شده اند ضمن پیاده سازی با آی سی ۲۴۰۰ جدول درستی هریک را بنویسید و بیان کنید معادل چه گیت منطقی هستند.



شکل ۲-۱

تمرین: تابع F را با حداقل گیت پیادهسازی نمایید و با آی سی ۷۴۰۰ بر روی برد بورد ببندید.

F=XY+X'Y'Z'+X'YZ'

تمرين: انجام تمرين ۶-۴ صفحه ۳۶ مربوط به انجام آزمايش اول نرم افزار Maxplus

آزمایش دوم:

آی آسی ۷۴۱۰۷ را که حاوی ۲ فیلیپ فلاپ JK با پایه پاک کننده (Clear) است بر روی صفحه آزمایش قرارداده و عملکرد فیلیپ فلاپ JK را به کمک آن بررسی کنید. پایه Clear با صفر فعال میشود پس برای کار عادی آی آسی باید این پایه را به یک وصل کنید.

Vcc	1 clear	1clk	2k	2clea	r 2clk	2j
14	13	12	11	10	9	8
\sum		7	410)7		
1	2	3	4	5	6	7
1j	1 Q'	1Q	1k	2Q	2Q'	GNE

شکل۲-۲: پایه های آی سی 74107

پس از بررسی عملکرد تراشه ۷۴۱۰۷ با استفاده از آنیک شمارنده دوبیتی طراحی کنید.

جدول صحت مدار را به دست آورید.

تابع خروجی را رسم کنید و این مدار را بر روی breadboard ببندید.

برای مشاهده خروجی یک مدار به کمک LED (دیود نورانی). خروجی را توسط یک مقاومت به آند LED (معمولاً پایهی بلند) وصل و کاتد آن را (معمولاً پایه کوتاهتر) را به زمین متصل میکنیم. این مقاومت بهمنظور محدود کردن شدتجریان و جلوگیری از سوختن دیود و تراشه بهکاررفته است و مدار آن حدود ۱۰۰ تا ۳۰۰ اهم میباشد.



© 2005 Fairchild Semiconductor Corporation DS00

DS005292

www.fairchildsemi.com

شکل۲-۳: مشخصات تراشه ۷۴۰۰

- Package Options Include Plastic "Small Outline" Packages, Ceramic Chip Carriers, and Plastic and Ceramic DIPs
- · Dependable Texas Instruments Quality and Reliability

description

The '107 contain two independent J-K flip-flops with individual J-K, clock, and direct clear inputs. The '107 is a positive pulse-triggered flip-flop. The J-K input data is loaded into the master while the clock is high and transferred to the slave and the outputs on the high-tolow clock transistion. For these devices the J and K inputs must be stable while the clock is high.

The LS107A contain two independent negative-edgetriggered flip-flops. The J and K inputs must be stable prior to the high-to-low clock transition for predictable operation. When the clear is low; it overrides the clock and data inputs forcing the Ω output low and the $\overline{\Omega}$ output high.

The SN54107 and the SN54LS107A are characterized for operation over the full military temperature range of - 55 °C to 125 °C. The SN74107 and the SN74LS107A are characterized for operation from 0°C to 70°C.



7483_Adder_4Bit

شکل۲-۴: مشخصات آی سی های ۷۴۱۰۷ و ۷۴۸۳



1 U14	bycc
2 13	DICLA
3 12	DICLK
1 11	D2K
5 10	2CLR
5 9	2CLK
8	22
	1 U 14 2 13 3 12 1 11 5 10 5 9 7 8

SN54LS107A ... FK PACKAGE (TOP VIEW)



NC - No Internal connection

	FUN	10 CTION	7 I TABL	.E	
	INPU	TS		OUT	UTS
CLR	CLK	J	K	0	ā
L	×	Х	X	L	н
н	71	L	L	00	ā ₀
н	л	н	L	н	L
н	л	L	Н	L	н
н	л	н	н	TOG	GLE

		'LS10	7A		
	FUN	ICTION	TAB	E	
	INPU	TS		OUT	PUTS
CLR	CLK	J	к	a	ā
L	×	X	X	L	н
н	1	L	L	00	ā ₀
н	\$	Н	L	н	L
н	b	L	н	L	н
н	4	H	н	TOG	GLE
н	Н	×	×	0.0	00

جلسه۳

آزمایش BCD to SevenSegment

هدف

آشنایی با تراشه ۷۴۴۸ و نمایشگر هفتقسمتی

تئورى آزمايش:

برای نشان دادن اعداد ذخیرهشده در ثباتها و یا شمارندهها، میتوان از نمایشگرهای هفتقسمتی استفاده کرد. نمایشگرهای هفتقسمتی از هفت دیود منتشرکننده نور (در بعضی موارد یک دیود هم برای نقطه اعشاری) ساخته شدهاند. ترکیبات انتخابیLED ها، برای ایجاد ارقام عددی و دیگر سمبلها روشن میشود. یک LED، هنگامیکه ولتاژ در ورودی آند بهاندازه کافی مثبتتر از ولتاژ پایین به کاتد باشد روشن میشود. در مدار دیجیتال، این ولتاژها با اعمال یک ولتاژ بالا به آند و یک ولتاژ پایین در کاتد، ایجاد میشود. برای حداقل کردن تعداد سیگنال مای کنترل، آند مای LED ها معمولاً در یک نقطه مشترک به هم وصل شدهاند و لذا آن را آند مشترک، مینامند. در پیکربندی آند مشترک، آند معمولاً به ولتاژ بالا و کاتد به طور جداگانه کنترل میشوند. درنتیجه اعمال یک ولتاژ منطق صفر موجب روشن شدن LED میگردد، درصورتیکه منطق ۱، LED را غیرفعال میسازد. وضعیت مخالفی برای پیکربندی کاتد مشترک برقرار است. با توجه به خاموش

کار در داخل آزمایشگاه

۱- یک نمایشگر هفتقسمتی را بر صفحه آزمایش قرارداده و ارتباط بین پایهها و دیود مای نورانی a تا g را به دست آورید و برای این کار در نمایشگر هفتقسمتی آند مشترک (کاتد مشترک) سر مشترک را توسط یک مقاومت (حداقل ۱۰۰ اهم) به ولتاژ بالا (ولتاژ پایین برای کاتد مشترک) متصل میکنیم سپس با اتصال ولتاژ پایین (ولتاژ بالا) به هر یک از پایهها و روشن شدن هر یک از دیودهای نورانی a تا g ارتباط بین پایهها و دیودهای نورانی را به دست میآوریم و نام هر دیود نورانی را بر روی پایه مربوط به آن مینویسیم.



۲- تراشه ۷۴۴۸ را مطابق شکل زیر به یک نمایشگر هفتقسمتی کاتد مشترک متصل کرده و به ازای کلیه حالات ورودی (0000 تا 1111) علائم مشاهده شده بر روی نمایشگر را یادداشت کنید. توجه داشته باشید که مقاومت مای نشان داده شده در شکل جهت جلوگیری از سوختن نمایشگر و تراشه ضروری می باشد.



شکل ۳-۲: نحوه اتصال آی سی ۷۴۴۸ به نمایشگر هفت قسمتی

حال پایه شماره ۳تراشه (Lamp Test) را به ولتاژ Low وصل نموده و به ازای حالت مای مختلف ورودی، علائمی که بر روی نمایشگر ظاهر می شود
 را یادداشت کنید و کار پایه LT را نتیجه گیری کنید.

- مدار را به حالت اولیه برگردانید و حال پایه شماره ۴ تراشه را به ولتاژ Low وصل نموده و به ازای حالت مای مختلف ورودی، علائمی که بر روی نمایشگر ظاهر می شود را یادداشت کنید و کار پایه ۴ را نتیجه بگیرید.

مدار را به حالت اولیه برگردانید سپس پایه شماره ۵ تراشه را به ولتاژ Low وصل نموده و به ازای حالتهای مختلف ورودی (0000 تا 1111)
 شکال نشان داده شده توسط نمایشگر را یادداشت کنید همچنین در هر حالت، ولتاژ پایه شماره ۴ را با یک LED یا پروب منطقی تشخیص دهید.

۵- تراشه ۴۵۱۱ را که از خانواده CMOSو یک نمایشگر هفتقسمتی میباشد را توسط مقاومت مای مناسب (بین ۱۰۰ تا ۳۰۰ اهم) به یک نمایشگر هفتقسمتی کاتد مشترک متصل نموده سپس پایه LT و BL را به ولتاژ بالا و LE را به ولتاژ پایین متصل کرده حال به ازای کلیه حالات ورودی (0000 تا 1111)، علائمی را که بر روی نمایشگر ظاهر میشود را یادداشت کنید. حال پایه شماره ۳ تراشه (LT) را به ولتاژ Low وصل نموده و به ازای حالت مای مختلف ورودی، علائم نشان دادهشده را یادداشت کنید و کار این پایه را نتیجه بگیرید.(به شکل ۵ مراجعه فرمایید)

مدار را به حالت اولیه برگردانید سپس پایه شماره ۴ تراشه (BL) را به ولتاژ Low وصل کرده و به ازای ترکیبات مختلف ورودی، نتایج را مشاهده و
 یادداشت کنید.

– مدار را به حالت اولیه برگردانید سپس یک ورودی بین ۱ تا ۹ را انتخاب کرده و به تراشه اعمال کنید. سپس پایه شماره ۵ تراشه را به ولتاژ بالا وصل

کرده و ورودی را چندین بار تغییر دهید. با مشاهده خروجی در هر حالت عملکرد این پایه را نتیجه بگیرید.

تمرین- ترکیب مدار شمارنده که با تراشه ۷۴۱۰۷ در جلسه ۲ انجام دادید را با تراشههای ۷۴۴۸ و نمایشگر هفتقسمتی بر روی

breadboard ببنديد.

description

The '46A, '47A, and 'LS47 feature active-low outputs designed for driving common-anode LEDs or Incandescent Indicators directly. The '48, 'LS48, and 'LS49 feature active-high outputs for driving lamp buffers or common-cathode LEDs. All of the circuits except 'LS49 have full ripple-blanking input/output controls and a lamp test input. The 'LS49 circuit incorporates a direct blanking input. Segment identification and resultant displays are shown below. Display patterns for BCD input counts above 9 are unique symbols to authenticate input conditions.

The '48A, '47A, '48, 'LS47, and 'LS48 circuits incorporate automatic leading and/or trailing-edge zero-blanking control (RBI and RBO). Lamp test (LT) of these types may be performed at any time when the BI/RBO node is at a high level. All types (including the '49 and 'LS49) contain an overriding blanking input (Bi), which can be used to control the lamp intensity by pulsing or to inhibit the outputs. Inputs and outputs are entirely compatible for use with TTL logic outputs.

The SN54246/SN74246 and '247 and the SN54LS247/SN74LS247 and 'LS248 compose the 6 and the 9 with tails and were designed to offer the designer a choice between two indicator fonts.



IDENTIFICATION

DECIMAL	INPUTS						OUTPUTS					5			
OR							BI/RBO†					3			NOTE
FUNCTION	LT	RBI	D	С	В	A		а	ь	c	d	0	f	9	
0	н	н	L	L	L	L	н	ON	ON	ON	ON	ON	ON	OFF	
1	н	X	L	L	L	н	н	OFF	ON	ON	OFF	OFF	OFF	OFF	
2	н	X	L	L	н	L	н	ON	ON	OFF	ON	ON	OFF	ON	
3	н	×	L	L	н	н	н	ON	ON	ON	ON	OFF	OFF	ON	
4	н	×	L	н	L	. L	н	OFF	ON	ON	OFF	OFF	ON	ON	
5	н	X	L	н	L	н	н	ON	OFF	ON	ON	OFF	ON	ON	
6	н	X	L	н	н	L	н	OFF	OFF	ON	ON	ON	ON	ON	
7	н	X	L	н	н	н	н	0.14	ON	ON	OFF	OFF	OFF	OFF	
8	н	×	Н	L	L	L	н	ON	ON	ON	ON	ON	ON	ON	1
9	н	×	н	L	L	н	н	ON	ON	ON	OFF	OFF	ON	ON	~
10	н	×	н	L	н	L	н	OFF	OFF	OFF	ON	ON	OFF	ON	
11	н	X	н	L	н	н	н	OFF	OFF	ON	ON	OFF	OFF	ON	
12	н	X	н	н	L	L	н	OFF	ON	OFF	OFF	OFF	ON	ON	
13	н	X	н	н	L	н	н	ON	OFF	OFF	ON	OFF	ON	ON	
14	н	×	н	н	н	L	н	OFF	OFF	OFF	ON	ON	ON	ON	
15	н	×	н	н	н	н	н	OFF	OFF	OFF	OFF	OFF	OFF	OFF	
81	×	×	X	X	X	X	L	OFF	OFF	OFF	OFF	OFF	OFF	OFF	2
RB1	I H	1 L	L	L	6	L	L	OFF	OFF	OFF	OFF	UEC	UPP	OFF	3
LT	L	X	X	x	×	×	н	ON	0.1		ON	ON			

ARA ATA 1547 FUNCTION TABLE ITA

H = high level, L = low level, X = irrelevant NOTES:

1. The blanking input ($\overline{B1}$) must be open or held at a high logic level when output functions 0 through 15 are desired. The ripple-blanking input (ABI) must be open or high if blanking of a decimal zero is not desired.

2. When a low logic laval is applied directly to the blanking input (BI), all segment outputs are off regardless of the level of any other input,

3. When ripple-blanking input (RBI) and inputs A, B, C, and D are at a low level with the lamp test input high, all segment outputs go off and the ripple-blanking output (ABO) goes to a low level (response condition).
4. When the blanking input/ripple blanking output (BI/ABO) is open or held high and a low is applied to the lamp-test input, all

segment outputs are on.

1BI/RBO is wire AND logic serving as blanking input (BI) and/or ripple-blanking output (RBO).

شکل۳–۳: مشخصات نمایشگر هفت قسمتی

SN5446A, '47A, '48, SN54LS47, 'LS48, 'LS49 SN7446A, '47A, '48, SN74LS47, 'LS48, 'LS49 BCD-TO-SEVEN-SEGMENT DECODERS/DRIVERS SDLS111 - MARCH 1974 - REVISED MARCH 1988



شکل۳-۴: مشخصات درایور های مبدل BCDبه نمایشگر هفت قسمتی

جلسه

آشنایی با نرمافزار MAX+Plus II

با آشنایی مختصری که درزمینه مجلسه این جلسه با نرمافزار شرکت معروف درزمینه طراحیهای دیجیتال، این جلسه با نرمافزار شرکت ALTERA آشنا میشوید. شرکت ALTERA دارای دو نرمافزار معروف میباشد:

MAX+ plus II -1

QUARTUS -۲

در این آزمایشگاه دانشجویان میبایست نحوه کار با این دو نرمافزار را فراگرفته و با آن دو کارنمایند. لازم به ذکر است که در شرح این آزمایش و در کل

دستور کار کلمه MAX بهجای نرمافزار MAX + PLUS II مورداستفاده قرارگرفته است.

در این جلسه به معرفی نرمافزار MAX+PLUS II می پردازیم و در جلسه ۷ به معرفی نرمافزار QUARTUS خواهیم پرداخت.

برای شروع یک طراحی دیجیتال میبایست محیط نرمافزار موردنظر را بازنمایید و به این منظور با استفاده از فایل اجرائی MAX2WIN.EXE که در مسیر MAXPLUS2\ قرار دارد یا با استفاده از منوی START نرمافزار MAX را اجرا نمایید. در کلیه نرمافزارهای جدید برای شروع یک طراحی باید پروژهای را بازنمود. در این نرمافزار نیز با استفاده از منوی FILE و انتخاب PROJECT پروژهای را با نام دلخواه در مسیر موردنظر خود باز میکنید.

😡 MAX+pli	us II Manager - f:\verilog\t	test					
MAX+plus II	File Assign Options Help						
0 🖻 🖃	Project	۰.	Name	Ctrl+J			
	New Open Delete File	Ctrl+O	Set Project to Current File Save & Check Save & Compile Save & Simulate	Ctrl+Shift+J Ctrl+K Ctrl+L Ctrl+Shift+L			
	Hierarchy Project Top	Ctrl+T	Save, Compile & Simulate	Ctrl+Shift+K			
	MegaWizard Plug-In Manage	r	Archive				
	Exit MAX+plus II	Alt+F4	1 f:\verilog\test 2 f:\verilog\add 3 f:\verilog\code 4 f:\vhdl\exam\st 5 f:\vhdl\alu 6 f:\vhdl\adc				

شکل ۴–۱

اکنون پروژهای برای طراحی دیجیتال شما در نظر گرفتهشده است. برای شروع باید فایل طراحی شما در نرمافزار وارد گردد. دو نوع فایل

طراحی وجود دارد:

۱- متنی (TEXT)

۲- گرافیک (GRAPHIC)

در فایلهای متنی برای طراحی از زبانهای HDL نظیر VERILOG و VHDL استفاده می گردد. پسوند فایلهای متنی با زبانهای مذکور به ترتیب ۷۰٪ و VHD۰ است. شرکت ALTERA زبانی مخصوص به خود تحت عنوان AHDL نیز دارد که پسوند فایلهای آن AHD۰٪ میباشد. در آزمایشگاه مدار منطقی به علت نداشتن اطلاعات کافی دانشجویان از طراحیهای دیجیتال و بهخصوص زبانهای HDL، آزمایشها از طریق صفحه گرافیکی این نرمافزار انجام خواهد شد. برای شروع طرح گرافیکی باید صفحه گرافیکی در نرمافزار بازگردد. برای این منظور گزینه NEW از منوی FILE را انتخاب و سپس پنجره شکل ۴–۲ باز میشود.

New	
File Type	
Graphic Editor file .gdf	
C Symbol Editor file	
C Text Editor file	
C Waveform Editor file .scf 💌	
OK Cancel	

شکل ۴-۲

۴ گزینه موجود در این پنجره بهتدریج در این جلسه معرفی خواهند شد. گزینه اول فایل گرافیکی و گزینه سوم فایل متنی را ایجاد می کند. اکنون با کلیک کردن روی فایل گرافیکی، فایلی برای طراحی دیجیتال در اختیار شما قرار می گیرد. با باز شدن صفحه گرافیکی طراحی نیز آغاز می شود. این صفحه مانند دیگر نرم افزارهای معمول به منظور ترسیم شماتیک نظیر نرم افزار ORCAD است. به منظور طراحی مدار موردنظر ابتدا المانها را انتخاب و سپس ارتباطات المانها با یکدیگر برقرار نمایید.

انتخاب المانها به دو صورت انجام میگیرد:

۱- با استفاده از Symbol که در بالای صفحه قرار دارد (شکل ۴-۳).

MAXH	-plus II	File	Edit	View	Symbol	Assian	Utilities	Options	Window	Help				
D	2 🔒	8	X	Pa (Enter	Symbol.		Double-	Click 📲) (A	¥	ē	
₽	🐼 tes	st.gd	f - G	raphic	Edit F Upda	Ports/Para te Symbo	amebors	. Ctrl+M						
Α														
Ţ														
$\left \right\rangle$														
Ö														

شکل ۴-۳

۲- با استفاده از دکمه سمت راست MOUSE گزینه ENETER SYMBOL را کلیک کرده، صفحه زیر بازخواهد شد:

Enter Symbo	l					
Symbol Name:	and3					
	MegaW	/izard Plug-In Manager				
Symbol Libraries	Symbol Libraries:					
d:\program files\maxplus2\vhdl93\std d:\program files\maxplus2\max2lib\prim d:\program files\maxplus2\max2lib\prim						
Symbol Files:	-	Directories:				
and12 and2 and3 and4 and6 and8 band12 band2		 ├→ d:\ ├→ program files └→ maxplus2 └→ max2lib └→ prim 				
band3	~	Drives				
ОК		Cancel				

شکل ۴–۴

در این قسمت کتابخانههای مختلفی وجود دارد. ابتدا باید کتابخانهای که المان موردنظر شما در آن قرار دارد مشخص شود. سپس المان موردنظر انتخاب می گردد. به طور مثال در شکل ۱۲ از کتابخانه PRIM المان AND3 انتخاب شده است. بعداز آنتخاب المانهای طراحی اکنون باید ار تباطات میان آنها برقرار گردد. برای برقراری ار تباط یا به تعبیری WIRE ، باید با استفاده از MOUSE روی پایه المان موردنظر رفته و در این حالت اشاره گر Mouse به علامت بعلاوه تبدیل شود. سپس کلید چپ را نگهداشته و MOUSE را به سمت پایه ای از المان دیگر حرکت دهید. (شکل ۴–۵)



شکل ۴–۵

با کامل شدن مدار ، باید ورودی و خروجی های مدار تعیین گردد. برای این منظور با استفاده از OUTPUT «SYMBOL ENTER یا INPUT یا INPUT



را در قسمت SYMBOL NAME وارد نموده و به این طریق سیگنالهای ورودی یا خروجی مدار مشخص می شود (شکل ۴-۶)

اکنون شماتیک مدار با قراردادن سیگنالهای ورودی و خروجی کامل شده است . برای عملیاتی کردن مدار باید نام ورودیها و خروجیها مشخص گردد. بنابراین با کلیک کردن بر روی PIN NAME و قراردادن نامهای موردنظر مدار شما نهائی خواهد شد. با تکمیل شماتیک، فایل موردنظر با همان نام پروژه ذخیره می گردد. شکل ۴–۷ بهطور واضح ورودیها و خروجی مدار و همچنین نام فایل که با نام پروژه یکسان است را نمایش میدهد.

MAX+plus II - f:\verilog\test2 - [test2.gdf - Graphic Editor]

شکل ۴–۷

مرحله بعدی COMPILE نمودن فایل موردنظر است. در این مرحله طراحی ازلحاظ ارتباطات، سنکرونیزاسیون (همزمانی) و مناسب بودن با قطعه انتخابی آزمودن شده و نتیجه در یک فایل RPT وارد خواهد گردید. همه موارد فوق بر روی پنجره COMPILE موجود میباشد. شکل ۴-۸ قسمتهای مختلف COMPILE را نمایش میدهد .پنجره COMPILE شامل قسمتهایی نظیر بررسی ارتباطات، بررسی ورودیها و خروجیها، بررسی سلولهای منطقی، گزارش، زمانبندی و کلیدی برای برنامهریزی IC است.

🖀 Compiler							
Compiler Netlist Extractor	Database Builder	Logic Synthesizer	Partitioner	Fitter	Timing SNF Extractor	Assembler	
ent of			X	rpt /	snf	Pof	
0	<u>0 50 100</u>						
<u>Start</u>							
🕄 Messages - Compiler							
nto: Selecting a device from 'MAX/UUUS' family for AUTO device 'test2'							
▲ Message > 0 of 2 □ Locate in Floorplan Editor ▲ Locate > 0 of 0 Locate All							
	λ ¥⊂ Ι< ∴						

اگر کلیه مراحل COMPILE مدار بدون هیچ خطایی به پایان برسد آنگاه مدار شما ازلحاظ منطقی بینقص میباشد. اکنون باید قطعهای که برای طراحی در نظر گرفتهاید (یا به عبارتی همان قطعهای که بر روی برد آزمایشگاه قرار دارد) را بهعنوان قطعه FPGA موردنظر،انتخاب کنید . این کار با استفاده از گزینه DEVICE در منوی ASSIGN در بالای صفحه صورت خواهد گرفت (شکل ۴–۹). همچنان که در فصل اول ذکر شد ALTERA قطعات مختلف و متنوعی دارد. برای انتخاب نوع قطعه باید شماره آن را بهطور دقیق مشخص نمود که این مطلب در شکل ۴–۹ مشخص شده است .

Device	
Top of Hierarchy: i:\\max files\test.gdf	<u>0</u> K
Device Family: MAX7000S	<u>C</u> ancel
De <u>v</u> ices: EPM7032SLC44-5	Auto Device
EPM7032SLC44-5	Device Options
EPM70645LC44-5 EPM7064STC44-5	Migration Device
✓ Show Only Fastest Speed Grades	<u>E</u> dit Chips >>
Maintain Current Synthesis Regardless of Device or Speed	<u>G</u> rade Changes

شکل ۴–۹

با انتخاب نوع قطعه دوباره پروژه موردنظر را COMPILE نمایید. این بار ارزیابی مدار شما بنا به قطعه موردنظر شما انجام خواهد گرفت. اکنون باید ورودی و خروجیهای مدار را به پایهها نسبت داد. شکل ۴–۱۰ بهطور واضح شکل IC، ورودی و خروجیها و نوع قطعه را مشخص مینماید. با توجه به مدار چاپی برد آزمایشگاه هریک از پایههای ورودی و خروجی قطعه به یکی از قطعات موجود بر روی برد نظیر LED ها، سوئیچهای انتخاب^۱، IC مولد پالس ساعت و ... متصل میباشد. بنابراین با داشتن شماتیک برد میتوانید پایههای قطعه را به ورودی و خروجیهای مدار نسبت داد. همانطور که در شکل نیز مشاهده مینمایید در قسمت Unassigned Nodes & Pins ورودی و خروجیهایی که میبایست به پایههای قطعه نسبت داده شوند، مشخص میباشند.



شکل ۴–۱۰

دو روش برای نسبت دادن ورودی و خروجیهای مدار به پایههای قطعه وجود دارد. روش اول یک روش آموزشی و به تعبیری مخصوص تازه کاران است و روش دوم بسیار سریع و آسان میباشد. درروش اول باید وارد منوی PIN / LOCATION/ CHIP در قسمت ASSIGN شوید (شکل ۴–۱۱). در این منو در قسمت NODE NAME اسم ورودی و خروجیها را وارد نمایید. در قسمت CHIP RESOURCE با وارد نمودن شماره پین و نوع ورودی و خروجی گزینه ADD روشن میشود. با کلیک روی گزینه ADD این ورودی به پایه موردنظر نسبت داده میشود. اما درروش دوم اشاره گر MOUSE را بر روی هریک از ورودی یا خروجیهای قطعه قرارداده، کلید سمت MOUSE را بر روی آن ورودی نگهداشته و به سمت پایه موردنظر بکشید به این طریق شما بهراحتی یک ورودی یا خروجی را به یک پایه نسبت خواهید داد.

Pin/Location/Chip	X
Top of Hierarchy: i:\\digital lab board\max files\test2.gdf	
Node Name: a	<u>0</u> K
Chip Name: test2	<u>C</u> lose
Ein: 5 Pin Lype (Only for Input	<u>S</u> earch
	Assign De <u>v</u> ice
	Show B <u>u</u> ried
C Anywhere on this Chip	Assignments
E <u>x</u> isting Pin/Location/Chip Assignments: a > chip = test2; Input Pin = 5	So <u>i</u> t By Node Name Assignment
	(Ch <u>a</u> nge
	Delete

شکل ۴–۱۱

بعد از مشخص نمودن همه ورودیها و خروجیها دوباره مدار خود را COMPILE نمایید. اکنون مدار شما آماده برنامهریزی بر روی IC موردنظر است . برای این امر نیاز به یک سختافزار برنامهریزی تحت عنوان PROGRAMMER JTAG دارید. این سختافزار با استفاده از پورت موازی (LPT1) به برد موردنظر متصل میشود. انجام عمل برنامهریزی با استفاده از پنجره ASSEMBLER در منوی COMPILE صورت خواهد گرفت. شکل ۴–۱۲ پنجره PROGRAMMER را نمایش میدهد. اگر در پروژه موردنظر خود پنجره را بازنمایید POF نشان دادهشده مربوط به آن پروژه میباشد، در غیر این صورت باید آدرس POF خود را با استفاده از DTAG که در بالای صفحه میباشد مشخص نمایید.

	🍻 Programmer					
	Examine	Program	Verify			
1	<u>P</u> rogram	D	□ <u>S</u> ecurity Bit			
	⊻erify		File: test2.pof			
	E <u>x</u> amine	amine Device: EPM7128SLC84-1				
	<u>B</u> lank-Check	Checksum: 001DEDB				
	<u>C</u> onfigure					
	T <u>e</u> st					
	0 50 100					
	Stop Ope <u>n</u> SCF					

شکل ۴–۱۲

در قسمت PROGRAMMER ۴ گزینه مختلف وجود دارد که به ترتیب عبارتاند از.

-۱ PROGRAMMER : برای ارسال فایل POF به IC از طریق JTAG مورداستفاده قرار می گیرد. بعد از ارسال فایل بر روی FPGA،

قطعه موردنظر برنامهریزی خواهد شد.

۳- EXAMINE : برای خواندن فایل POF از روی قطعه مورداستفاده قرار می گیرد.

-۴ BLANK CHECK : برای پاک کردن فایل از روی FPGA مورداستفاده قرار می گیرد.

این شرح مختصر به شما نحوه طراحی مدار، COMPILE نمودن آن، مشخص کردن IC، تخصیص پایهها و برنامهریزی FPGA را آموزش داده است. آخرین قابلیت این نرمافزار که می بایست به آن بپردازیم، مبحث تحلیل کردن ^۱ فایل قبل از برنامهریزی می باشد. برای انجام عمل تحلیل نرمافزاری باید فایل SCF یا WAVE FORM EDITOR FILE از طریق گزینه NEW در منوی FILE بازگردد. این کار در یک پروژه بعد از COMPILE صحیح صورت می گیرد. شکل ۴–۱۳ پنجره مربوط به تحلیل را به شما نمایش می دهد.

💰 test	2.scf	Waveform E	ditor					
Ref:	0.0ns		* *	Time:	186.6ns	Interval:	186.6ns	
			U.Uns				100.0	200
Name:		Value:	d				TUU.Uns	200
			-					
< III								>

شکل ۴–۱۳

ابتدا با استفاده از گزینه NODE در بالای صفحه، پنجره ENTER NODE FROM SNF را بازنمایید. با فشردن گزینه LIST کلیه ورودی و خروجیها موجود در مدار مشخص و در قسمت Available Nodes & Groups وارد می شوند. سپس شما می توانید ورودی و خروجیهای موردنظر خود را انتخاب نمایید و به قسمت Selected Nodes & Groups منتقل نمایید (شکل ۴–۱۵). همچنان که در شکل ۴–۱۵ مشاهده

رد خواهند شد.	چپ پنجره تحلیل وار	ی موردنظر در سمت	له، ورودی و خروجیها	ِ انجام این مرحل	میفرمایید پس از
---------------	--------------------	------------------	---------------------	------------------	-----------------

	from SNF	
<u>N</u> ode / Group:	×	List
A <u>v</u> ailable Nod	les & Groups:	Selected Nodes & Groups:
c () b () a () d (0)		
<		
Туре		Preserve Existing Nodes
🔽 Inputs	<u>R</u> egistered	Show All Node Name Synonyms
✓ Outputs	Co <u>m</u> binatorial	
🗖 <u>G</u> roup	🔲 Memory Bit	
	☐ Memory Word	<u>O</u> K <u>C</u> ancel Cl <u>e</u> ar



شکل ۴–۱۵

تحلیل نرمافزاری کمک بسیار زیادی به تعیین میزان صحت عملکرد مدار قبل از پیادهسازی آن مینماید. برای مقدار دادن به ورودیها با قراردادان اشاره گر MOUSE بر روی هر ورودی و کلیک کردن بر روی آن کلیدهای کنار صفحه روشن خواهد شد. این کلیدها عبارتاند از :



لازم به ذکر است که در مدارهای منطقی علاوه بر منطق صفر و یک دو منطق دیگر نیز وجود دارد. منطق نامشخص با (X) و منطق امپدانس بالا با (Z) معرفی میشود. طراحی و شبیهسازی تمام جمع کننده و پروگرم آن بر روی تراشه شرکت Altera در نرمافزار MaxPlus

💏 N	AX+plu	ıs I 1 nager - Untitled1			
MAX-	+plus II	File Assi Options Help			
D	2 H	Project 2	۱.	Name 3	Ctrl+J
		Niew		Set Project to Current File	Ctrl+Shift+J
		New		Save & Check	Ctrl+K
		Open	Ctrl+O	Save & Compile	Ctrl+L
	Delete File			Save & Simulate	Ctrl+Shift+L
		Hierarchy Project Top	Ctrl+T	Save, Compile & Simulate	Ctrl+Shift+K
	MegaWizard Plug-In f		er	Archive	
		Exit MAX+plus II	Alt+F4		

۱-۱- برای ایجاد یک پروژه طبق تصویر زیر عمل کنید.(File->Project->Name)

شکل۴-۱۶

۲-۱ نام و مسیر موردنظر جهت ذخیره پروژه را تعیین کنید.



شکل۴–۱۷

-۳-۱ برای ایجاد محیط طراحی (شماتیک و یا زبان توصیف سخت افزار) طبق تصویر زیر عمل کنید. (File->New)

💮 M	MAX+plus Manager - c:\documents and set						
MAX-	⊦plus II	File 1 ssign Options Help					
0 🖻 🖬		Project	•				
		New 2					
		Open	Ctrl+O				
		Delete File					
		Hierarchy Project Top	Ctrl+T				
		MegaWizard Plug-In Manag	ger				
		Exit MAX+plus II	Alt+F4				

شکل ۴–۱۸

-۴-۱ در این آزمایشگاه طراحی در نرمافزار Maxplus به صورت شماتیک انجام می گیرد به همین علت گزینه Graphic Editor File را انتخاب کنید.

New	X
File Type	
1 🖲 Graphic Editor file	.gdf 💌
🕤 😳 Symbol Editor file	
C Text Editor file	
O Waveform Editor file	.scf 💌
2 ок	Cancel

شکل۴–۱۹

۱-۵- جهت ست شدن فایل و پروژه ایجادشده طبق مسیر زیر عمل کنید.(همواره در هنگام ایجاد فایل یا باز کردن فایلی از پروژه این مرحله را انجام دهید)

🗰 MAX	X+plus I	- c:\docu	ment	s and s	ettings	\st7\de	sktop\fa	- [Untit	led2 - Gra	aphic Editor	1
式 MA	X+plu: 1	File Edit	View	Symbol	Assign	Utilities	Options	Window	Help		-
 []]		Project	2			Þ	Name				Ctrl+J
		New Open Delete File Retrieve Close Save Save Save As Info Size			Ct Ct Ct	rl+O rl+F4 rl+S rl+I	Set Project to Current File Save & Check Save & Compile Save & Simulate Save, Compile & Simulate Archive 1 c:\documents and settin			3 gs\st7\desktop\fr	Ctrl+Shift+J Ctrl+K Ctrl+L Ctrl+Shift+L Ctrl+Shift+K
		Create D Edit Symb Create D	efault : pol efault :	Symbol Include F	ile						
		Print Print Setu	Jp		Ct	rl+P					
212		Hierarchy	/			•					
	MegaWizard Plug-In Manager										
		Exit MAX-	+plus I	I	Al	:+F4					

شکل۴-۲۰

۱-۶- برای فراهم کردن گیتهای موردنظر، بر روی صفحه دو بار کلیک کنید. صفحهای باز می شود که در آن اسامی کتابخانهها موجود است اکثر گیتهای اصلی در کتابخانه mrimهستند. با انتخاب گیت موردنظر را انتخاب کرد.
درصورتی که نمی دانستید گیت موردنظر در کدام کتابخانه است کافی ست طبق قاعده نام گذاری گیتها(and سه ورودی: and) در قسمت Symbol Name سه ورودی: (and می توان گیت موردنظر دا انتخاب کرد.
Enter Symbol	
Symbol Name: and2	
Meg	aWizard Plug-In Manager
Symbol Libraries:	
c:\documents and settin c:\maxplus2\max2lib\pri c:\maxplus2\max2lib\ml	gs\st7\desktop 1
Directory is: c:\documer Symbol Files: and12 and3 and4 and6 and8 band12 band2 band3	nts and settings\st7\desktop Directories:
ок 3	Cancel

شکل۴-۲۱

۱-۷- روش های مختلفی جهت طراحی مدار وجود دارد. یکی از روش های طراحی تمام جمع کننده بهصورت زیر میباشد.جهت سیمکشی دکمه چپ موس را نگهداشته و پس از اتصال آن را رها کنید و یا برای سیم ها نام تعیین کنید در این صورت نیاز به اتصال سیم نیست.(به نکات طراحی شماتیک در آموزش تصویری

مراجعه کنید)



شکل۴-۲۲

۰۸-۲ جهت بررسی صحیح بودن مدار ازلحاظ قواعد طبق مسیر زیر عمل کنید.(File->Project->Save &Check)



شکل ۴–۲۴

File->Project->Save& Compile. روشی که اکثراً جهت کامپایل طرح استفاده می کنیم به صورت زیر است.

😡 MAX+plu	s II-c:\documents and s	ettings\st7	/\desktop\fa	
MAX+plus II	File ¹ ocessing Interfaces	Assign Opti	ions Window Help	
ΠβΕ	Project 2	۰.	Name	Ctrl+J
	New		Set Project to Current File	Ctrl+Shift+J
🔣 fa.	New	CHUO	Save & Check	Ctrl+K
	Open Delete File	Cui+O	Save & Compile 3	Ctrl+L
46	Delete File		Save & Simulate	Ctrl+Shift+L
	Convert SRAM Object Files		Save, Compile & Simulate	Ctrl+Shift+K
	Create Jam or SVF File		Archive	
	Hierarchy Project Top	Ctrl+T	1 c:\documents and settings\st7\desktop\fa	
	MegaWizard Plug-In Manage	۲	<u>~</u>	Lbr.V
	Exit MAX+plus II	Alt+F4	50	

شکل ۴–۲۵

۱–۱۱– درصورتی که کامپایل با موفقیت انجام شود پیغامی مشابه تصویر زیر مشاهده خواهید کرد.

😡 MAX+plus II - c:\documents and se	ttings\st7\desktop\fa			
MAX+plus II File Processing Interfaces A	ssign Options Window Help			
	▲ № 55 65 22 🕹 🏅 🖹 👗			
🔯 fa.gdf - Graphic Editor				
Compiler				- 🖂 🎴
Compiler Netlist Extractor	e Logic Synthesizer Partitio	ner Fitter	Timing SNF Extractor	Assembler
			0	
<u> </u>	50			100
	Start	Stop		
Messages - Compiler				
Info: Selecting a device from	h 'MAX7000' family for AL MAX+pl	us II - Compiler		-
Info: Chip 'fa' successfully f		Project compilation was succe 0 errors 0 warnings	ssful	*
▲ Message ▶ 0 of 2 ▲ Locate ▶ 0 of 0	C Locate in Eloorpla	OK 1	Hel	lp on Message
				× .::

شکل ۴–۲۶

Maxplus->Waveform Edito) - جهت شبیه سازی طبق مسیر زیر عمل کنید. (Maxplus->Waveform Edito)



شکل ۴–۲۷

۱-۱۳- پورتهای ورودی و خروجی را در محیط شبیهسازی از طریق مسیر زیر قرار دهید.(این گزینه تنها در حالتی که صفحه شبیهسازی، صفحه فعال محیط

نرمافزار باشد مشاهده میشود)

😡 MAX+plus II - c:\documen	ts and settings\st7\desktop\fa - [Untitled4 -
式 MAX+plus II File Edit View	Node 1 sign Utilities Options Window Help
□ □	Insert Node Enter Nodes from SNF 2 Edit Node Enter Group Ungroup
	Enter Separator

شکل ۴–۲۸

۱–۱۴– تمام پورتها باید انتخاب شوند.

Enter Nodes from SNF	
Node / Group: *	List 1
Available Nodes & Groups:	Selected Nodes & Groups:
Cin (!) B (!) A (!) S (0) Cout (0)	Cin (I) B (I) A (I) S (O) Cout (O)
Type Inputs Registered Outputs Combinatorial Group Memory Bit All Memory Word	Preserve Existing Nodes Show All Node Name Synonyms OK 3 Cancel Clear

شکل ۴–۲۹

۱۵–۱۵ – پورتهای ورودی باید مقداردهی شوند. بر روی هریک از پورتهای ورودی کلیک شود ابزار مقداردهی سمت چپ صفحه فعال میشوند. پس از اتمام این کار طبق مسیر زیر عمل کنید تا نتیجه را بر روی خروجی مشاهده کنید.(File->Project-.Save & simulate)







۱۸-۱ جهت پروگرم کردن باید نوع دستگاه را تعیین کنید.

MAX+plus II - c:\documents and s	etting=\st7\desktop\fa - [fa.gdf - Gra
🐝 MAX+plus II File Edit View Symbol	Assign 1 tilities Optimer Window Help
	Pin/Location/Chip Timing Requirements Clique Logic Options Probe Connected Pins
	Local Routing Global Project Device Options Global Project Parameters Global Project Timing Requirements Global Project Logic Synthesis
	Ignore Project Assignments Clear Project Assignments Back-Annotate Project

شکل ۴–۳۳

۱۹-۱۹ نوع تراشه را جهت تراشه شرکت Altera طبق تصویر زیر تنظیم کنید.

Device	
Top of Hierarchy: c:\\st7\desktop\fa.gdf	ок 3
Device Family: MAX7000S	Cancel
Devices: EPM7128SLC84-6 2	Auto Device
EPM7064SLC84-5	Device Options
EPM7128SLC84-6 EPM7128SQC100-6	Migration Device
Show Only Fastest Speed Grades	Edit Chips >>
Maintain Current Synthesis Regardless of Device or Speed	Grade Changes

شکل ۴–۳۴

۲-۰۱- پس از تعیین نوع تراشه، شماره پینهای ورودی و خروجی جهت ارتباط با تراشه را طبق جدول اطلاعات پینهای تراشه شرکت Altera تعیین کنید.





۲۱-۱- در قسمت Node name نام ورودی و یا خروجی را تایپ کنید برنامه بهطور خودکار نوع آن را ازلحاظ ورودی و یا خروجی بودن تشخیص میدهد اگر این اتفاق نیفتاد کامپایل کنید و سپس به این قسمت مراجعه کنید.سپس شماره پین موردنظر را طبق جدول تعیین کنید. درصورتیکه اسامی پورتها را به خاطر نداشتید میتوانید از گزینه Search استفاده کنید.پس از اتمام این مرحله، حتماً کامپایل کنید.

Pin/Location/Chip	
Top of Hierarchy: c:\documents and settings\st7\desktop\fa.gdf	
Node Name: A 1	ОК 4
Chip Name: fa	Cancel
Chip Resource	
Pin: 40 2 Pin Type (Only for Input	Search
CLC: CRow:	Assign Device
C LAB: C Column:	Show Buried
C Anywhere on this Chip	Assignments
Existing Pin/Location/Chip Assignments:	
	Sort By
	Node Name
	 Assignment
	Add 3
	Delete

شکل ۴–۳۶

Pin/Location/Chip	
Top of Hierarchy: c:\documents and settings\st7\desktop\fa.g	df
Node Name: Cout	ок
Chip Name: fa	
Chip Resource	Llose
Image: Pin: 12 ■ Pin Type (Only for Dutput ■ Special Cases):	Search
CLC: CRow:	Assign Device
	Show Buried
C Anywhere on this Chip	Assignments
Existing Pin/Location/Chip Assignments:	- Sort By
A > chip = ta; input Pin = 40 B > chip = fa; input Pin = 41 C $= 10^{-1}$ chip = 10	Node Name
Un > chip = ta; Input Pin = 44 Cout > chip = fa; Output Pin = 12	C Assignment
5 > chip = fa; Uutput Pin = 24	Change
	> Delete
شکل ۴–۳۷	
MAX+plus II - Compiler	
Project compilation was	successful
0 errors	
U warnings	
شکل ۴–۳۸	
Maxplus > Progr	ammory of the state of the state
(Maxplus->Progr	anniner) جهت پروگرم کردن طبق مسیر زیر عمل کنید.(anniner
MAX+plus II - c:\documents and settings\stAd	esktop\fa - [fa.gdf - Graj
MAX+plus II is Edit View Symbol Assign Utilitie	s Options Window Help
Graphic Editor	🖻 🐸 🛋 🗛 👘
Symbol Editor	
A Text Editor Waveform Editor	
Programmer 2	XOR3
Message ProcessorA	
۳۹_۴ I< ÷.	
سين ١-١١	
تافزار پروگرمر باز میشود اگر این صفحه را مشاهده نکردید در حالتیکه صفحه پروگرمر ،صفحه	 ۲۳-۱ صفحه زیر معمولاً به صورت خودکار جهت تعیین نوع سخه
ختافات اطبق تصوبي بالنجام دهيد.	فعال نرمافار، است از قسمت منو قابا، دست سے است.تنظیمات ندع س
	ی راجرز از یست سو دین مسرسی است. سیسک توع ش

Hardware Set	up			
Hardware Type:	ByteBlas	ter(MV)	•	ок 2
1/0 Address:	0	-	-	Cancel
RS-232 Port:	NONE	Ŧ		Auto-Setup
Baud Rate:	0	Ŧ		Self-Test
Parallel Port:	LPT1:	•		

شکل ۴-۴۰

۱-۲۴- همواره در صفحه پروگرمر به اطلاعات مربوط به تراشه توجه کنید . در صورت تناقض پس از اصلاح،کامپایل و مجدداً به این صفحه مراجعه کنید.

🍻 Programmer		
Examine	Program	Verify
Program 1		□ <u>S</u> ecurity Bit
Verify		File: fa.pof
E <u>x</u> amine	Device: El	PM7128SLC84-6
Blank-Check	Check	sum: 001DEFC8
<u>C</u> onfigure		
T <u>e</u> st		
0	50	100
Stop	01	be <u>n</u> SCF

شکل ۴–۴۱

۱-۲۵- در صورت موفقیتآمیز بودن مرحله برنامهریزی ،پیغام زیر را مشاهده خواهید کرد.

MAX+plus II - Programmer	X
Programming complete OK 1	

شکل ۴–۴۲

۱-۲۶- در این مثال برای ورودیها شماره پینها 44-41-40 و برای خروجیها 24-12 را تعیین کردیم که این شمارهها بر روی بورد نشان دادهشده است. برای تعیین مقدار ورودی بر روی بورد کافی است سوییچ مربوطه را در حالت پایین(مقدار یک) و یا در حالت بالا(مقدار صفر) قرارداد. خروجیها نیز بر روی LED ها با روشن(مقدار یک) و یا خاموش(مقدار صفر)بودن نتیجه را نشان میدهند.که در تصویر زیر سه ورودی با مقدار یک وارد تمام جمع کننده میشوند و مقدار سه بر روی خروجی قابلمشاهده است.



شکل ۴–۴۳

جلسه۵

آزمایش جمع کنندهها (ریپل کری و پیشبینی کننده کری)

در این جلسه با دو جمع کننده آشنا میشویم:

Ripple Carry-1

هدف :

در این آزمایش اهداف زیر دنبال میشوند :

- طراحی و شبیهسازی نیم- جمع کننده، تمام جمع کننده و جمع کننده ۴ بیتی و مقایسه آن با تئوری.
 - پیادهسازی مدارهای طراحی شده بر روی FPGA. 1
 - ✓ آزمودن مدار پیادهسازی شده و بررسی خروجیهای بهدستآمده.

تئورى آزمايش :

همانطور که از اهداف آزمایش نیز مشخص است، هدف نهایی در این آزمایش طراحی و پیادهسازی جمع کننده ۴ بیتی و ۱۶ بیتی میباشد. اما ازآنجاییکه سادهترین و پایهایترین مدار در طبقهبندی مدارهای جمع کننده، مدار نیم- جمع کننده یا Half-Adder است، لذا در ابتدا به طراحی مدار نیم- جمع کننده می پردازیم. پس از شبیهسازی و پیادهسازی این مدار و بررسی خروجی آن به طراحی مدار تمام- جمع کننده خواهیم پرداخت. در این دو بخش اهداف اصلی آشنایی و آزمودن عملکرد این مدارها و همچنین تمرین بیشتر مراحل پیادهسازی یک طرح بر روی برد و مشاهده نتایج آن است.

در بخش بعدی با بهره گیری مدار تمام- جمع کننده طراحیشده (بهعنوان یک بلوک با ورودیهای و خروجیهای مشخص) به طراحی مدار جمع کننده ۴ بیتی خواهیم پرداخت. لازم به ذکر است که در این بخش نیز با توجه به اینکه خروجی نهایی مدار بر روی نمایشگر ۷-قسمتی قابلمشاهده میباشد، لذا به کارگیری و استفاده از بلوک دیکد کننده دودویی به ۷-قسمتی که در آزمایش ۴ طراحی نمودید را نیز بهعنوان

 c_{in}



تمام-جمع کننده را میتوان بهعنوان بلوک پایه در طراحی جمع کنندههای n-بیتی مورداستفاده قرارداد. بهعنوانمثال در طراحی جمع کننده ۴-بیتی از ۴ تمام-جمع کننده استفاده میشود. در این جمع کننده دو عدد ۴-بیتی با احتساب بیت نقلی ورودی باهم جمع و حاصل که یک عدد ۴-بیتی و بیت نقلی خروجی است نتیجه میشود.



شکل ۵-۲: جمع کننده ۴-بیتی

تراشه یا آیسیهایی که دانشجویان عزیز در این آزمایش مورداستفاده قرار خواهند داد، عبارتاند از:

- ۱. NOT: که با شماره ۷۴۰۴ یا نام NOT (NOT با دو ورودی) در کتابخانه نرمافزار قابلدسترسی میباشد.
- ۲. AND: که با شماره ۷۴۰۸ یا نام AND2 (ADN با دو ورودی) در کتابخانه نرمافزار قابلدسترسی میباشد.
 - ۳. OR: که با شماره ۷۴۳۲ یا نام OR2 (OR با دو ورودی) در کتابخانه نرمافزار قابلدسترسی میباشد.
- ۴. XOR: که با شماره ۷۴۸۶ یا نام XOR2 (XOR با دو ورودی) در کتابخانه نرمافزار قابلدسترسی میباشد.

تكاليف پيش از آزمايش :

پیش از ورود به آزمایشگاه و شروع آزمایش، مطالب این بخش را مطالعه نموده، موارد خواستهشده را انجام داده و به سؤالات مطرحشده پاسخ دهید و نتایج بهدستآمده را در گزارش خود ثبت نمایید.

۱) مراحل پیادهسازی نرمافزاری و سختافزاری ارائهشده در فصول ابتدایی را بهدقت مطالعه و در صورت لزوم به مستندات نرمافزار مراجعه نمایید.

۲) نیم- جمع کننده :

۲-۱) مدار موردنظر را بهطور اجمالی تشریح و عملکرد آن را توضیح دهید.

۲-۲) جدول درست نمایی مربوط به نیم- جمع کننده را تکمیل نمایید.

۲-۳) با استفاده از گیتهای OR، NOT و AND مدار یک نیم- جمع کننده را طراحی نموده و توسط نرمافزار MAX، شماتیک آن را ترسیم و خروجی آن را پس از شبیه سازی با تئوری مقایسه نمایید. آیا جواب به دست آمده درست است ؟

۲-۴) مدار ترسیمشده را با توجه به نمایش خروجیها بر روی LEDها و بهمنظور پیادهسازی بر روی برد تکمیل و آماده نمایید. ۳) ت**مام – جمع کننده :** ۳-۱) مدار موردنظر را بهطور اجمالی تشریح و عملکرد آن را توضیح دهید.

۲-۳) جدول درست نمایی مربوط به مدار تمام- جمع کننده را تکمیل نمایید.

۳-۳) با استفاده از گیتهای منطقی، مدار یک تمام- جمع کننده را طراحی نموده و توسط نرمافزار MAX شماتیک آن را ترسیم و خروجی حاصل از شبیهسازی را با تئوری مقایسه نمایید، آیا جواب بهدستآمده درست است؟

۴-۲) مدار ترسیمشده را با توجه به نمایش خروجیها بر روی LEDها و بهمنظور پیادهسازی بر روی برد تکمیل و آماده نمایید.

۴) جمع کننده ۴ بیتی :

۴-۱) مدار موردنظر را بهصورت اجمالی تشریح و عملکرد آن را توضیح دهید. ۲-۴) جدول درست نمایی مربوط به جمع کننده ۴ بیتی را تکمیل نمایید. ۲-۴) با استفاده از مدار تمام-جمع کننده (بهعنوان یک بلوک طراحی) یک جمع کننده ۴ بیتی طراحی نمایید. ورودیهای مA تا 3-۲) با استفاده از مدار تمام-جمع کننده (بهعنوان یک بلوک طراحی) یک جمع کننده ۴ بیتی طراحی نمایید. ورودیهای مA، تا 3-۳) مدار تمام-جمع کن ته می ای منه منهای خروجی و ارتباط داخلی مابین تمام جمع کننده ۵ بیتی طراحی نمایید. ورودیهای ۲۵، تا م 9-۳) مدار تمام-جمع کننده طراحی شده را بهعنوان یک Symbole تعریف و با استفاده از این قابلیت شماتیک جمع کننده ۴ بیتی را ترسیم و خروجی حاصل از شبیه سازی را با تئوری مقایسه نمایید. ۹-۵) به منظور نمایش خروجی جمع کننده ۴ بیتی بر روی نمایشگر ۷-قسمتی، از بلوک دیکد کننده ای که در آزمایش ۱ طراحی نمودید استفاده و شماتیک نهایی مدار موردنظر را ترسیم نمایید. شماتیک نهایی را به منظور پیاده سازی بر روی برد آماده نمایید.

۴-۶) تمرین:آی سی ۷۴۸۳ یک جمع کننده ۴ بیتی است.با این آی سی مدار یک جمع کننده چهار بیتی را بر روی بردبورد ببندید و نحوه عملکرد آن را با جمع کننده چهار بیتی که بر روی بورد FPGA پروگرم کرده اید مقایسه کنید.

تكاليف داخل آزمايشگاه :

ا) نیم جمع کنندہ :

- ۱-۱) شماتیک ترسیمشده مدار نیم- جمع کننده را توسط نرمافزار موردنظر اجرا و مقدمات پیادهسازی بر روی برد را مهیا نمایید. ۱-۲) مراحل پیادهسازی طرح موردنظر بر روی FPGA را اجرا و نتایج حاصل را بر روی LEDها مشاهده نمایید.
 - ۱–۳) نتایج حاصل از اجرای برنامه بر روی برد را با آنچه قبلاً به دست آوردهاید، مقایسه نمایید.

۲) تمام - جمع کننده :

۲-۱) شماتیک ترسیمشده مدار تمام– جمع کننده را توسط نرمافزار موردنظر اجرا و مقدمات پیادهسازی بر روی برد را مهیا نمایید. ۲-۲) مراحل پیادهسازی طرح موردنظر بر روی FPGA را اجرا و نتایج حاصل را بر روی LEDها مشاهده نمایید. ۲-۳) نتایج حاصل از اجرای برنامه بر روی برد را با آنچه قبلاً به دست آوردهاید، مقایسه نمایید.

۳) جمع کننده ۴ بیتی :

۳-۱) شماتیک ترسیمشده مدار جمع کننده ۴بیتی را توسط نرمافزار موردنظر اجرا و مقدمات پیادهسازی بر روی برد را مهیا نمایید. ۳-۲) مراحل پیادهسازی طرح موردنظر را اجرا و نتایج حاصل را بر روی نمایشگر ۲-قسمتی مشاهده نمایید. ۳-۳) نتایج حاصل از اجرای برنامه بر روی برد را با آنچه قبلاً" به دست آوردهاید، مقایسه نمایید.

پروژه پیشنهادی:

با استفاده از مدار جمع کننده ۴ بیتی (بهعنوان یک بلوک طراحی) یک جمع کننده ۱۶ بیتی طراحی نمایید. ورودیها، خروجیها، رقم نقلی خروجی و ارتباط داخلی مابین تمام جمع کننده ها را مشخص نمایید. مدار جمع کننده ۴ بیتی طراحی شده را بهعنوان یک Symbole تعریف و با استفاده از این قابلیت شماتیک جمع کننده ۱۶ بیتی را توسط نرمافزار ترسیم و خروجی حاصل از شبیه سازی را با تئوری مقایسه نمایید. درنهایت شماتیک طراحی شده را بر روی برد پیاده سازی نمایید و نتایج حاصل را بر روی نمایشگر ۲-قسمتی مشاهده کنید.

<u>Carry – Look – Ahead Adder-۲</u>

هدف :

در این آزمایش اهداف زیر دنبال میشوند:

- 🗸 🧹 آشنایی با تأخیر در مدارات دیجیتال
- Timing Simulator فراگیری استفاده از
- ✓ طراحی جمع کننده Carry Look Ahead ۴ بیتی و محاسبه تاخیرآن.
 - 🗸 🔪 پیادہسازی و آزمودن مدار طراحی شدہ

تئورى آزمايش :

در آزمایش گذشته به بررسی نحوه عملکرد مدارهای منطقی ترکیبی پرداختید و بهمنظور ارزیابی عملکرد مدار طراحیشده از نرمافزار تحلیل گر استفاده نمودید. همان گونه که میدانید در طراحی علاوه بر نحوه عملکرد مدار پارامترهای دیگری نیز در طراحی مدارات دیجیتال وجود دارند که میبایست به آنها نیز توجه کرد بهعنوان مثال سرعت مدارهای منطقی در طراحی از درجه اهمیت بالایی برخوردار هستند. اکنون ممکن است سؤالی در ذهن شما شکل گرفته باشد که عامل تأثیر گذار بر سرعت مدارهای منطقی چیست؟ جواب تأخیر قطعات میباشد. هر گیت AND، OR، و ... مقدار تأخیری برابر τ خواهد داشت. یعنی با قراردادن متغیرهای ورودی، بعد از گذشت زمانی برابر π، خروجی مقدار موردنظر خود را خواهد داشت. البته هر یک از گیتهای مذکور مقدار تأخیر متفاوتی خواهند داشت. در عمل بایستی مدار را به صورتی طراحی نمود که حداقل تأخیر را داشته باشد تا سرعت مدار بالا رود. عوامل بسیار زیادی در تولید و تأخیر انتشار گیت دخیل میباشند. یکی از آنها تأخیر انتشار است که با توجه به ساختار داخلی گیت تعیین می شود و عامل دیگر باری است که خروجی گیت در مقابل خود می بیند (Fan-Out) و عامل دیگر نحوه طراحی مدار منطقی می باشد. دو عامل اول به ساختار قطعات برمی گردد، اما عامل سوم مستقیماً" با نحوه طراحی و پیگیری طراح در ارتباط می باشد. در عمل دو مدار که دارای عملکرد یکسان اما با طراحی های مختلف می باشند، ممکن است دارای سرعتهای متفاوتی باشند. به عنوان مثال می توان به مدار جمع کننده اشاره داشت. مدار جمع کننده ۴ بیتی که در جلسه پیش طراحی نمودید Ripple–Adder نام داشت و به مقدار قابل توجهی کندتر از مدارای است که در این جلسه طراحی خواهید نمود.

پیش از پرداختن به مقایسه جمع کنندههای فوق لازم است تا مختصری در مورد اندازه گیری تأخیر مدار بدانیم. بهطور کلی سرعت مدار از طریق مقایسه سیگنال ورودی و سیگنال خروجی توسط اسیلوسکوپ قابل محاسبه میباشد. بااین وجود در خلال طراحی و درزمانی که مدار هنوز ساخته نشده است، محاسبه تأخیر کاری مشکل و غیر ممکن به نظر می رسد. در این حالت با استفاده از قابلیت Timing Simulation نرم افزارهای تحلیل گر می توان در خلال طراحی نیز تأخیر مدار را محاسبه نمود. البته این نکته نیز غیرقابل انکار نیست که تأخیر واقعی مدار کاملاً" به نحوه پیاده سازی گیتها در FPGA وابسته می باشد.

در آخرین بخش این قسمت لازم میدانیم تا علت کند بودن جمع کننده ۴ بیتی که در جلسه پیش طراحی نمودید را تشریح و راهکار مناسب را ارائه نماییم. همان طور که بیان شد ، جمع کننده ۴ بیتی که در جلسه پیش طراحی و پیاده سازی نمودید به جمع کننده Ripple – Carry معروف میباشد. چراکه، نتیجه حاصل از جمع ۲ بیت ، به رقم نقلی حاصل از مجموع ۲ بیت قبلی وابسته است. بنابراین حاصل جمع باارزش ترین ۲ بیت ، زمانی قابل دستیابی میباشد که رقم نقلی از کم ارزش ترین مرحله به باارزش ترین مرحله ^۱ منتقل شود. به سادگی مطلب فوق در مثال زیر قابل مشاهده می باشد.

1	1	1	1	
I	1	1	1	1
+	0	0	0	1
1	0	0	0	0

بهسادگی میتوانید محاسبه نمایید که در این روش رقم نقلی خروجی در جمع کننده N بیتی پس از 2×21 تأخیر گیت، قابل دستیابی میباشد و حاصل جمع باارزشترین ۲ بیت (S_{N-1}) نیز پس از 2×21 تأخیر گیت قابل دستیابی خواهد بود. با توجه به این اعداد و ارقام میتوان میباشد و حاصل جمع باارزشترین ۲ بیت (S_{N-1}) نیز پس از 2×20 تأخیر گیت قابل دستیابی خواهد بود. با توجه به این اعداد و ارقام میتوان میباشد میباشد و حاصل جمع کننده ۲۲ میباشد و حاصل جمع کننده به این عداد و ارقام میتوان میباشد و حاصل جمع کننده ۲۲ میباشد و حاصل جمع کننده به این عداد و ارقام میتوان میباشد و حاصل جمع کننده ۲۲ میباشد و حاصل جمع کننده ۲۲ میباشد. به عنوان مثال در یک جمع کننده ۲۲ میباشد به میباشد. به عنوان مثال در یک جمع کننده ۲۲ میباشد میباشد. به عنوان مثال در یک جمع کننده ۲۲ میباشد میباشد میباشد. به عنوان مثال در یک جمع کننده ۲۲ میباشد میباشد. به عنوان مثال در یک جمع کننده ۲۲ میباشد میباشد. به عنوان مثال در یک جمع کننده ۲۲ بیتی که هر گیت منطقی دارای تأخیر Ins میباشد. تأخیر کلی مدار چیزی در حدود مع 66 ns وقالذ کر حداکثر با فرکانس 100 کار خواهد کرد^۱

۵٠

جمع کننده معه کننده نحوه تولید رقم نقلی است. در این Carry – Look Ahead این مشکل را حل نموده است. در این مع کننده نحوه تولید رقم نقلی است. در این مدار رقم نقلی به دو روش تولید می شود که عبارتاند از : (۱) هر دو یک باشند (۲) زمانی که یکی از ۲ بیت ورودی یک و رقم نقلی ورودی یک و روم نقلی ورودی یک و روم نقلی است. در این مدار رقم نقلی به دو روش تولید می شود که عبارتاند از : (۱) مانی که یکی از ۲ بیت ورودی یک و رقم نقلی ورودی یک و روم نقلی است. در این مدار رقم نقلی است. مدار رقم نقلی است. در این مدار روم نقلی است. در این مدور در می مود که عبارتاند از : (۱) مانی که یکی از ۲ بیت ورودی یک و روم نقلی ورودی یک و روم نقلی است. مدار روم نقلی از ۲ بیت ورودی یک و روم نقلی از ۲ بیت ورودی یک و روم نقلی از ۲ بیت ورودی یک و روم نقلی و روم نقلی از ۲ بیت ورودی یک و روم نقلی و روم نقلی و روم نقلی و روم نقلی از ۲ بیت ورودی یک و روم نقلی و روم نقلی و روم نولید می نود که عبارتاند از : (۱) مانی که یکی از ۲ بیت ورودی یک و روم نقلی و روم نقلی و روم نقلی و روم نولی و روم نولی

$$Cout = C_{i+1} = A_i \cdot B_i + (A_i \oplus B_i) \cdot C_i \tag{1}$$

در این عبارت "." بیانگر AND و بی کر XOR می باشد. این رابطه را می توان خلاصه تر نیز نوشت.

$$Cout = C_{i+1} = G_i + P_i \cdot C_i \tag{(Y)}$$

$$G_i = (A_i . B_i) \tag{7}$$

$$\mathbf{P}_i = (A_i \oplus B_i) \tag{(f)}$$

که G_i بیانگر تولید رقم نقلی و P_i بیانگر انتشار رقم نقلی میباشد. همانطور که اشاره شد ساختار کلی CLA برمبنای روابط فوق استوار میباشد. اما نکته قابل توجه در این جمع کننده میزان تأخیر آن است. حال به محاسبه این تأخیر می پردازیم. فرض کنید که هر گیت AND دارای یک واحد تأخیر و هر گیت XOR دارای ۲ واحد تأخیر باشد. توجه نمایید که G_i , P_i تنها به ورودی وابسته میباشند و لذا به ترتیب پس از ۲ و ۱ واحد تأخیر قابل دستیابی هستند. لذا اگر از تعاریف فوق به منظور محاسبه رقم نقلی استفاد

شود، دیگر نیازی نیست که برای تولید رقم نقلی منتظر انتقال رقم نقلی از مرحلههای پایین تر باشیم.

حال این تعریف را به جمع کننده ۴ بیتی تعمیم میدهیم :

$$C_1 = G_0 + P_0.C_0 \tag{(\Delta)}$$

$$C_2 = G_1 + P_1 \cdot C_1 = G_1 + P_1 \cdot G_0 + P_1 \cdot P_0 \cdot C_0$$
^(\$)

$$C_3 = G_2 + P_2 \cdot C_2 = G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot G_0 + P_2 \cdot P_1 \cdot P_0 \cdot C_0$$
^(Y)

$$C_{4} = G_{3} + P_{3}.C_{3} = G_{3} + P_{3}.G_{2} + P_{3}.P_{2}.G_{1} + P_{3}.P_{2}.P_{1}.G_{0} + P_{3}.P_{2}.P_{1}.P_{0}.C_{0}$$
(*)

and a constrained on the state of the

$$S_{i} = A_{i} \oplus B_{i} \oplus C_{i} = P_{i} \oplus C_{i}$$
⁽⁹⁾

نتیجه خروجی نیز پس از ۲ واحد تأخیر دیگر یا بهعبارتدیگر مجموعاً پس از ۶ واحد تأخیر پس از اعمال B_i , A_i به جمع کننده قابل دستیابی میباشد. از مزایای این روش این است که تأخیر حاصل مستقل از تعداد بیتهای A و B میباشد. با توجه به مطالبی که در مورد جمع کننده Carry Look Ahead بیان شد، میتوان ساختار آن را به ۲ بخش کلی تقسیم نمود: ۱) تمام جمع کننده جزئی (Partial Full – Adder) که G_i , P_i , S_i را که در فرمولهای ۳، ۴ و ۹ تعریفشدهاند را تولید مینماید، ۱) مدار منطقی Carry Look Ahead، که رقم نقلی خروجی را که مبتنی بر روابط ۵ تا ۸ میباشند، تولید مینماید. لذا میتوان مدار جمع کننده ۴ بیتی Carry Look Ahead را با استفاده از چهار بلوک PFA و یک بلوک منطقی Carry Look Ahead پیادهسازی نمود. (شکل ۵-۳)



شكل ۵-۳ : جمع كننده ۴ بيتي Carry Look Ahead

از معایب این جمع کننده میتوان به پیچیدگی مدار منطقی بلوک Carry Look Ahead برای جمع کنندههای بابیتهای زیاد (بیش از ۴ بیت) اشاره نموده البته این مشکل نیز با استفاده از طراحیهای سلسله مراتبی قابل حل میباشد. در این روش بلوک جمع کننده ۴ بیتی CLA بهعنوان بلوک اصلی بوده و طراحی بر اساس آن صورت می گیرد. (شکل ۵-۴)



شکل ۵-۴ : جمع کننده ۱۶ بیتی Carry Look Ahead

تكاليف پيش از آزمايش :

پیش از ورود به آزمایشگاه و شروع آزمایش مطالب این بخش را مطالعه، موارد خواستهشده را انجام و به سؤالات مطرحشده پاسخ دهید و نتایج بهدستآمده را در گزارش خود ثبت نمایید.

۱) همانطور که در تئوری آزمایش نیز بیان شد، طولانیترین تأخیر در یک جمع کننده n بیتی Rippled – Carry برابر با تأخیر 2n +2

گیت میباشد، این مطلب را تحقیق و اثبات نمایید.

۲) نکات مربوط به Timing Simulation را مطالعه و در صورت نیاز به مستندات نرمافزار مراجعه نمایید.

۳) مدار PFA و Carry Look Ahead را طراحي و بهعنوان یک بلوک تعریف نمایید.

۴) مدار یک جمع کننده ۴ بیتی CLA را با استفاده از بلوکهای از پیش طراحی شده PFA و Carry Look Ahead Logic طراحی نمایید. ۵) مدارهای طراحی شده را توسط نرمافزار موردنظر ترسیم و تحلیل های موردنیاز را انجام و نتایج را ثبت نمایید. این تحلیل ها عبارتاند از Functional Simualtion که صحت عملکرد مدار را تضمین مینماید و Timing Simulation که میزان تأخیر مدار را مشخص مینماید.

تكاليف داخل آزمايشگاه :

نکات : دانشجویان عزیز برای مشاهده عملکرد مدارهای طراحی شده باید مقدمات زیر را فراهم نمایند.

از سوئیچهای موجود بر روی برد بهعنوان ورودیها و همچنین رقم نقلی ورودی استفاده نمایید.

حال به پیادهسازی مدارات طراحی شده می پردازیم :

۱) شماتیک ترسیم شده مدار جمع کننده ۴بیتی CLA را توسط نرمافزار موردنظر اجرا و مقدمات پیادهسازی بر روی برد را مهیا نمایید. ۳-۲) مراحل پیادهسازی طرح موردنظر را اجرا و نتایج حاصل را بر روی نمایشگر ۷-قسمتی مشاهده نمایید. ۳-۳) نتایج حاصل از اجرای برنامه بر روی برد را با آنچه قبلاً" به دست آوردهاید، مقایسه نمایید.

پروژه پیشنهادی :

 \checkmark

با استفاده از مدار جمع کننده ۴ بیتی CLAای که طراحی نمودید (بهعنوان یک بلوک طراحی) یک جمع کننده ۱۶ بیتی CLA طراحی نمایید. ورودیها، خروجیها، رقم نقلی خروجی و ارتباط داخلی مابین تمام جمع کنندهها را مشخص نمایید. مدار جمع کننده ۴ بیتی CLA طراحیشده را بهعنوان یک Symbole تعریف و با استفاده از این قابلیت شماتیک جمع کننده ۱۶ بیتی CLA را توسط نرمافزار ترسیم و خروجی حاصل از شبیهسازی را با تئوری مقایسه نمایید. درنهایت شماتیک طراحیشده را بر روی برد پیادهسازی نمایید و نتایج حاصل را بر روی نمایشگر ۲-قسمتی مشاهده کنید. جلسه ۶

آزمایش دیاگرام حالت و مقسم فرکانس

۱- دیاگرام حالت

هدف :

در این آزمایش هدف زیر دنبال میشود:

√ کسب مهارت بیشتر درزمینه طراحی مدارات ترتیبی

تئوري آزمايش:

ترتیب زمانی ورودی و خروجیها و حالات فیلیپ فلاپها را میتوان در جدول حالات برشمرد. مدار شکل ۶–۱ که در کتاب مانو آمده است دارای جدول حالتی بهصورت جدول ۶–۱ میباشد.



شکل ۶–۱

حالت	ورودى	حالت	خروجى
فعلى		بعدى	
A B	Х	A B	Y
0 0	0	0 0	0
0 0	1	0 1	0
0 1	0	0 0	1
0 1	1	1 1	0
1 0	0	0 0	1
1 0	1	1 0	0
1 1	0	0 0	1
1 1	1	1 0	0

جدول ۶-۱: جدول حالات مدار شکل ۶-۱

همچنان که از آزمایش شمارنده به یاد دارید، با داشتن جدول حالات یک مدار یعنی داشتن کلیه حالات آن میتوان بهآسانی مدار ترتیبی مربوطه را طراحی نمود. شکل ۶–۱ درواقع با استفاده از جدول ۶–۱ طراحیشده است. اطلاعات موجود در یک جدول حالت را میتوان بهصورت گرافیکی تحت عنوان دیاگرام حالت نمایش داد. شکل ۶–۲ دیاگرام حالت جدول ۶–۱ میباشد.



با توجه به مقدماتی که بیان شد و مطالبی که از آزمایش شمارنده نیز به یاد دارید، دریافتیم که بهآسانی میتوان با داشتن جدول حالت یا دیاگرام حالت، مدار ترتیبی موردنظر را طراحی نمود. همانطور که در آزمایش شمارنده نیز بیان شد طراحی مدارات ترتیبی دارای مراحل مشخصی میباشد، اما در طراحی مدارات ترتیبی که دارای نظم و روال منظمی نبوده و از مجموعه حالات منظمی پیروی نمی کند، علاوه بر نکات ذکرشده در آزمایش شمارنده بیان چند نکته دیگر نیز مهم به نظر میرسد. در ادامه علاوه بر مرور نکات ذکرشده به نکات ضروری جدید اشاره خواهیم نمود:



۸- ساده کردن توابع حاصل و رسم مدار .

نکته مهم در طراحی مدارات ترتیبی (بهغیراز مدارات شمارنده) سادهسازی جدول حالت است. اکنون مدار مربوط به دیاگرام حالتی که در شکل ۶-۳ آمده است را با بهکارگیری مطالب فوق طراحی مینماییم.



شكل ۶-۳ : دياگرام حالات

		حالت بعدی		خروجى
	X=0	X=1	X=0	X=1
а	а	b	а	b
b	С	d	С	d
С	а	d	а	d
d	е	f	е	f
е	а	f	а	f
f	g	f	g	f
8	а	f	a	f

جدول ۶-۲ جدول حالات شکل ۶-۳

با توجه به جدول ۶-۲ حالتهای g و e دارای خروجیها و حالتهای یکسان هستند بنابراین g حذفشده و بجای e ،g قرار میدهیم.

	X=0	X=1	X=0	X=1
а	а	b	0	0
b	С	d	0	0
С	а	d	0	0
d	е	f	0	1
е	а	f	0	1
f	е	f	0	1

جدول ۶-۳ : جدول حالت با حذف حالت g

در جدول ۶-۳ نیز b و f معادل هستند. با جایگزین کردن d بهجای f , یک حالت دیگر نیز از سیستم کم خواهد شد.

	X=0	X=1	X=0	X=1
а	а	b	0	0
b	С	d	0	0
С	а	d	0	0
d	е	d	0	1
е	а	d	0	1
	ف f	۔ -۴ : جدول حالت با حد	جدول ۶	

۵۷

مرحله بعدی تخصیص حالات میباشد. این کار با استفاده از سه فیلیپ فلاپ C, B, A صورت خواهد گرفت.

	А	В	С
а	0	0	0
b	0	0	1
С	0	1	0
d	0	1	1
е	1	0	0
ت	-۵ : تخصيص حال	جدول ۶-	

اكنون جدول حالت فيليپ فلاپ ها را با استفاده از جدول ۶-۵ طراحی نماييد.

تكاليف پيش از آزمايش :

۱- آزمایش اول

۱–۱– مدار شکل ۶–۱ در نرمافزار پیادهسازی نمایید.

۲-۱- ورودی را به یک سوئیچ، خروجی مدار را به یک LED تکرنگ و حالات مدار را به دو LED تکرنگ متصل نمایید.

۲- آزمایش دوم :

۲-۱-۲ جدول حالت فیلیپ فلاپها را با استفاده از جدول ۶-۵ ترسیم نمایید.

۲-۲- با فیلیپ فلاپ JK مدار ترتیبی جدول ۶-۵ را رسم نمایید.

۲-۳- ورودی مدار را به یک سوئیچ، خروجی مدار را به یک LED تکرنگ و حالتهای مدار را به سه LED دورنگ که یکپایه آن غیرفعال شده است , متصل نمایید.

تكاليف داخل آزمايشگاه :

نکته: این دو آزمایش با کلاکی در حدود 500ms انجام خواهد گرفت .

۱- آزمایش اول

۱-۱- مداری را که بهعنوان آزمایش اول توسط نرمافزار طراحی و آماده پیادهسازی نمودهاید را بر روی FPGA پیاده نمایید.

۱-۲- با تغییر دادن ورودی نتیجه خروجی و حالات مختلف مدار را یادداشت نمایید.

۲- آزمایش دوم :

۲-۱- مداری را که بهعنوان آزمایش دوم توسط نرمافزار طراحی و آماده پیادهسازی نمودهاید را بر روی FPGA پیاده نمایید.
 ۲-۲- با تغییر دادن ورودی نتیجه خروجی و حالات مختلف مدار را یادداشت نمایید.

۲-مقسم فرکانس

هدف :

- در این آزمایش اهداف زیر دنبال میشوند :
- ✓ طراحی و شبیهسازی مقسم فرکانسهای زوج و فرد.
 - ✓ پیادہسازی آنھا ہر روی FPGA.
 - 🗸 آزمودن مدارهای پیادهسازی شده.

تئوری آزمایش:

مدارهای دیجیتالی که تاکنون در آزمایشهای مختلف موردبررسی قرار گرفتند، مدارهای ترکیبی بودند. اما بیشتر سیستمهای عملی دارای عناصر حافظهای هستند که مدارهای ترتیبی را به وجود میآورند. عناصر حافظهای که بهعنوان قطعات اصلی در مدارهای ترتیبی با پالس ساعت به کار میروند، فیلیپ فلاپ نامیده میشوند. مدارهای ترتیبی مبتنی بر فیلیپ فلاپها، کاربرد و عملکردهای مختلفی دارند. ازجمله این کاربردها میتوان به مقسم فرکانس اشاره داشت که نوع سادهای از شمارندهها میباشند (در آزمایشهای بعد با شمارندهها بیشتر آشنا خواهیم شد). مدارهای مقسم فرکانس اشاره داشت که نوع سادهای از شمارندهها میباشند (در آزمایشهای بعد با شمارندهها بیشتر آشنا زامایش طراحی و پیادهسازی انواع مدارهای مقسم فرکانسی است که از فیلیپ فلاپهای نوع T استفاده مینمایند. سادهترین مقسم فرکانس عبارت است از مقسم دو که بهسادگی با یک فیلیپ فلاپ نوع D یا JK قابل پیادهسازی میباشد.



شکل ۶-۴: مقسم ۲ مبتنی بر فیلیپ فلاپهای نوع D و JK

بهسادگی میتوان نتیجه گرفت که برای طراحی مقسم فرکانسهای زوج n، ۲n مقسم فرکانس ۲ را باهم بهصورت زنجیرهای متصل نموده و خروجی طبقه n ام حاصل تقسیم پالس ورودی بر ۲n را نتیجه میدهد. بهعنوانمثال شکل زیر مقسم فرکانس ۴ را با استفاده از دو نوع فیلیپ – فلاپ نمایش میدهد.



شکل ۶-۵: مقسم فرکانس ۴ مبتنی بر فیلیپ فلاپهای نوع D و JK

اما تقسیم فرکانس بر اعداد فرد کمی پیچیدهتر میباشد. بهمنظور طراحی این مقسم فرکانس ابتدا عدد موردنظر را تجزیه کرده و تعداد ۲هایی که در آن وجود دارد را به دست میآوریم. به عبارتی عدد موردنظر را به فرم 1+X×2 تبدیل مینماییم. بهعنوانمثال عدد ۳ عبارت است از ۲+۱×۱ یا عدد ۵ برابر است با ۲+۲×۲. سپس مقسم فرکانس موردنظر را با استفاده از مدار مقسم فرکانس ۲ و مدارهای جانبی طراحی مینماییم. بهطور مثال مقسم ۳ بهصورت زیر قابل طراحی است:



مثال دیگر عدد ۵ میباشد که با استفاده از دو مدار مقسم فرکانس ۲ و مدار جانبی طراحی مقسم فرکانس صورت می پذیرد:



مقسم فرکانس ۷ نیز به همین ترتیب طراحی می گردد و عبارت است از :



شکل ۶–۸: مقسم فرکانس ۷ مبتنی بر فیلیپ فلاپ نوع JK

بدین ترتیب میتوان با ترکیب این مقسم فرکانسها به مدارهای جدید دست پیدا کرد.

در انتها کمی در مورد قطعاتی که دانشجویان عزیز در خلال این آزمایش میبایست از آنها استفاده نمایند را موردبررسی قرار میدهیم. قطعات ۷۴۷۶، ۷۴۷۶ و ۷۴۷۸ فیلیپ-فلاپهای نوع JK و قطعه ۷۴۷۴ فیلیپ-فلاپهای نوع D هستند. با استفاده از قطعات DFF ،JKFF و TFF و یا با استفاده از ICهای متداول با شمارههای ۷۴۷۳، ۷۴۷۶، ۷۴۷۶ و ۷۴۷۴ مدارهای موردنظر را طراحی و پیادهسازی نمایید.

تكاليف پيش از آزمايش :

پیش از ورود به آزمایشگاه و شروع آزمایش مطالب این بخش را مطالعه، موارد خواستهشده را انجام و به سؤالات مطرحشده پاسخ دهید و نتایج بهدستآمده را در گزارش خود ثبت نمایید. ۱) اعداد ۲, ۳, ۴ و ۵ اعدادی هستند که تجزیهوتحلیل مقسمهای آنها از اهمیت خاصی برخوردار است و بهسادگی از ترکیب آنها میتوان به اعداد و مقسم فرکانسهای دیگر دست پیدا کرد. علت اهمیت این امر در آشنایی شما با نحوه طراحی و پیادهسازی مقسم فرکانسهای ا + ⁿ2 میباشد. مدارهای طراحی شده را توسط نرمافزار موردنظر ترسیم و خروجیهای آن را پس از تحلیل در گزارش خود ثبت نمایید. لازم به ذکر است که مدار را به گونه ای طراحی شده را توسط نرمافزار موردنظر ترسیم و خروجیهای آن را پس از تحلیل در گزارش خود ثبت نمایید. ۲) سه مقسم فرکانس ۵۹، ۵۲ و ۱۲۰ را طراحی نمایید که نتایج خروجی توسط DELها قابل مشاهده باشد. ۳) سه مقسم فرکانس ۱۹، ۵۲ و ۱۲۰ را طراحی و توسط نرمافزار موردنظر شماتیک آن را ترسیم و شبیه سازیهای لازم را صورت دهید و نتایج تحلیل را در گزارش خود ثبت نماید. لازم به ذکر است که مدار را به گونه ای طراحی نمایید که نتایج خروجی توسط نمایشگرهای ۷

۳) مقسم فرکانس،های طراحی شده را برای پیاده سازی آماده نمایید.

تكاليف داخل آزمايشگاه :

نکات : دانشجویان عزیز برای مشاهده عملکرد مدارهای طراحی شده باید مقدمات زیر را فراهم نمایند.

۱) از مولد پالس بهعنوان ورودی مدارها و سیگنال مرجع استفاده نمایید. برای قابلرؤیت شدن خروجی باید از فرکانس Clock را در حدود ۸KHz قرار دهید.

۲) بر روی برد، چهار LED دورنگ وجود دارد از این LED ها بهمنظور نمایش پالس ورودی و پالس خروجی استفاده نمایید.

حال به پیادهسازی مدارهای طراحی شده بر روی برد می پردازیم :

- ۱-۱) مدارهای طراحیشده را بر روی برد پیادهسازی نمایید.
- ۲-۱) آزمایش را انجام داده و نتایج را توسط LEDها مشاهده نمایید.
- ۱-۳) بهمنظور درک بهتر عملکرد مقسمها با استفاده از اسکوپ پالس خروجی مدارها را با ورودی مقایسه نمایید.
 - ۲) مقسم فرکانسهای ۱۹,۱۳ و ۱۲۰
 - ۱-۲) مقسم فرکانس های ۱۹, ۵۲ و ۱۲۰ را که طراحی نموده اید , بر روی برد پیاده نمایید.
 - ۲-۲) آزمایش را انجام داده و نتایج را توسط نمایشگرهای ۷ قسمتی مشاهده نمایید.

پروژه پیشنهادی :

طراحی و پیادهسازی مقسم فرکانسهای فرد یا زوجی که بهصورت ۲۰ نباشند.

پیشنهاد و طراحی مقسم فرکانس با استفاده از فیلیپ فلاپ نوع T برای اعداد مضرب ۲ و به صورت ۲۰، مضرب ۲ غیر از ۲۳ و اعداد فرد.

جلسه٧

آشنایی با زبان توصیف سختافزاری Verilog و نرمافزار Quartus

حال به مرحلهای میرسیم که FPGA را میشناسیم و میخواهیم یک مدار Logic را روی آن پیاده نماییم. ابتدا باید تعیین کنیم مداری که میخواهد پیاده شود، چهکار میکند. برای این کار مثلاً میتوانیم شماتیک مدار را بهصورت مجموعهای از گیتهای منطقی که به هم وصل شدهاند و یک مدار با ورودی و خروجی مشخص را ساختهاند، رسم کنیم. این سادهترین کاری است که میتوانیم انجام دهیم. رسم مدار برای یک مدارمنطقی بزرگ با این روش به ساعتهای بسیار زیاد نیاز است. پس بهتر است روش دیگری پیدا شود. میتوانیم عملکرد مدار را بهصورت یک سری جملات توصیفی پشت سر هم بنویسیم. مثلاً فرض کنید برای یک شمارنده که با لبه بالارونده خروجیاش یک واحد زیاد میشود میتوان گفت: "در هر لبه بالارونده خروجی مساوی با خروجی بعلاوه ۱". حال بجای مدار شمارنده میتوانیم این عبارت توصیفی را ذخیره کنیم بدیهی است که وقتی در آینده خودمان خواستیم از روی این عبارت مدار منطقی مربوط به آن را پیاده کنیم میدانیم که چه گیتهایی معادل این عبارت توصیفی بوده است. چراکه مدار شمارنده یکچیز بسیار متداول و شناختهشده است. نرمافزارهایی وجود دارند که عبارت توصیفی را که توصیفی کنده یوده است. چراکه مدار شمارنده یکچیز بسیار متداول و شناختهشده است. نرمافزارهایی وجود دارند که عبارت توصیفی را که توصیفیکنده یک مدار منطقی است و بهصورت یک برنامه نوشتهشده است بهعنوان ورودی میگیرند و به ما آن آرایشی از گیتها را که معادل عبارتهای ما است میدهند. این برنامهها بسیار هوشمند هستند و بهترین و پرسرعتترین مدار منطقی ممکن را به ما می هید. به این نرمافزارها Synthesizer می گویند.

زبان توصيف سختافزار

زبان توصيف سختافزار VHDL

VHDL نتیجه همکاری دو شرکت بزرگ Texas Instruments و IBM همراه با یک شرکت کوچک دیگر است. این زبان توصیف سختافزار به سفارش وزارت دفاع ایالاتمتحده نوشته شد، به این منظور که وزارت دفاع بتواند طرح ICهای پرسرعت و بزرگ خود را به یک روش مطمئن و انعطاف پذیر بایگانی کند. VHDL مخفف عبارت زیر است :

Very high speed integrated circuit Hardware Description Language بعداً استفاده از این زبان برای کارهای تجاری طراحی تراشههای منطقی متداول شد و برنامههای شبیهساز و سنتز کننده مربوط به آن به بازار عرضه شدند. هماکنون این نرمافزارها در بازار وجود دارند و معمولاً گرانقیمت هستند.

زبان توصيف سختافزار Verilog

Verilog زبان توصیف سختافزاری است که بهصورت موازی با VHDL به وجود آمد. شرکت خاصی تولیدکننده آن نیست اما شرکت Cadence وجود دارد که وظیفه توسعه و تعریف Cadence وجود دارد که وظیفه توسعه و تعریف Cadence و مدهای در توسعه آن داشته است. یک سازمان به اسم Open Verilog International وجود دارد که وظیفه توسعه و تعریف استاندارها بر عهده اوست. IEEE را بهعنوان زبان توصیف سختافزار استاندارد قبول دارد و هرساله استانداردهای مربوط به آن را انتشار می دهد. هنوز هیچ نظر قطعی مبنی بر اینکه کدامیک از زبانه توصیف سختافزار استاندارد قبول دارد و هرساله استانداردهای مربوط به آن را انتشار می دهد. هنوز هیچ نظر قطعی مبنی بر اینکه کدامیک از زبانه توصیف سختافزار استاندارد قبول دارد و هرساله استانداردهای مربوط به آن را انتشار می دهد. هنوز هیچ نظر قطعی مبنی بر اینکه کدامیک از زبانه توصیف سختافزار و verilog و یا VHDL کامل تر و بهتر هستند وجود ندارد. هر دو بسیار انعطاف پذیرند و امکانات زیادی را در اختیار طراح قرار می دهند و برای هردو، نرمافزارهای فراوان و کتابخانه مای مختلفی توسعه یافته است. آموزش زبان gorido و روش های برنامه نویسی مربوط به آن خود نیازمند به یک کتاب مجزا است ولی ما در این قسمت با دیدگاهی کاملاً است. آموزش زبان gorido و روش های برنامه نویسی مربوط به آن خود نیازمند به یک کتاب مجزا است ولی ما در این قسمت با دیدگاهی کاملاً است. آموزشی طی چند مثال، که روند آسان به سخت دارد، این زبان را بررسی می کنیم:

module full_adder (S, C, A, B, Cin); output S, C; input A, B, Cin; assign S = A ^ B ^ Cin; assign C = (A & B) | (A & Cin) | (B & Cin); endmodule Verilog کا اینکه زبان Full Adder (کوچک بودن حرفها حساس است. برنامه کوچک بالا یک Full Adder است. در Full Adder کوچند و چند همهچیز بهصورت ماژول تعریف میشود، یعنی اینکه تمام مدارهای منطقی بهصورت یک جعبه در نظر گرفته میشوند که چند ورودی و چند خروجی دارد. این جعبه یک اسم دارد، در برنامه بالا اسم این جعبه یا adder را B & Cin گذاشته ایم و سپس تعریف کردهایم که این ماژول چه ورودیها و چه خروجیهایی (چه درگاهها یا پورتهایی) دارد. در مثال بالا C و S خروجیهایی ماژول و A B و Cin ورودیهای ماژول میباشند. تمام این پورتها تکبیتی هستند، یعنی عرض آنها یک بیت است.

پس از تعیین نام ورودی و خروجیها و جهت هرکدام از آنها میرسیم به خودمدار Logic ای که ارتباط بین ورودی و خروجی را به وجود میآورد:

در دستور assign اول گفتهشده که S = A^B^Cin یعنی خروجی S برابر است با xor شده A، B و Cin. در دستور assign دوم مقدار Cin که درواقع رقم نقلی خروجی است تعیینشده. علامت & بیانگر عمل and و علامت | بیانگر عمل or می باشد. نهایتاً با دستور subdendodule دوم می کنیم که توصیف مدار داخل ماژول به طور کامل انجام شده و دیگر چیزی برای نوشتن نداریم. اگر مدار منطقی یک Full adder را در نظر بیاوریم می بینیم که عبارتهای بالا دقیقاً معادل همان مدار هستند. به جای کشیدن شکل گیتها می توان عبارات بالا را نوشت. برتری زبان توصیف سختافزار بر روش کشیدن عمل sor می معلوم می شود که بدانیم برنامه فوق را به صورت زیر هم می توان نوشت:

مثال ۲:

module full_adder (S, C, A, B, Cin); output S, C; input A, B, Cin; assign {C, S} = A + B + Cin; endmodule

در این برنامه مستقیماً گفتهشده که ترکیب {C,S} بهعنوان عدد دوبیتی برابر است با حاصل جمع A، و Gin. این برنامه وقتی به Synthesizerداده شود، تبدیل به گیتهای مناسب که عمل جمع را انجام میدهند میشود. پس یک مدار جمع کننده را به دو روش میتوان مدل کرد: Gate Level Modeling که در آن خود گیتهایی که مدار را می سازند مستقیماً بیان می کنیم و دوم Modeling که در آن با عبارتهایی عملکرد مدار را توصیف می کنیم. لازم به ذکر است که درروش دوم در مورد اینکه چه گیتهایی لازم است تا این عملکرد ایجاد شود حرفی نمیزنیم و آن را به عهده Synthesizer می گذاریم. از اینجا نقش و اهمیت یک Tynthesizer آشکار می شود. (قیمت این برنامهها معمولاً گران و بین 15 تا 500 هزار دلار است). علاوه بر Behavioral و Behavioral می در مورد اینکه چه کیتهایی هم حمایت می کند. یک نمونه از این مدل سازی نیز در مثال زیر می آید.

مثال ۳:

module two_bit_adder (S, A, B); output [2:0] S; input [1:0] A, B; wire C_b; full_adder I0 (S[0], C_b, A[0], B[0], 1'b0); full_adder I1 (S[1], S[2], A[1], B[1], C_b); endmodule Full Tube Comparison of the set of the set

مثال :

module d_flip_flop (Q, D, clk); output Q; input D; input clk; reg Q; always @(posedge clk) Q <= D;</pre>

Endmodule

این برنامه یک فیلیپ فلاپ D ساده را نمایش میدهد. دقت میکنیم که خروجی Qعلاوه بر خروجی، بهصورت Bregهم تعریفشده است. این به ابزار سنتز می گوید که برایQ یک فیلیپ فلاپ در نظر بگیرد. دو خط اصلی برنامه با یک دستور alwaysشروع می شود. این دو خط می گوید: همواره، در هر لبه بالارونده مقدار D را به Qمنتقل نماید. حالا فرض کنید می خواستیم اولاً، این کار در لبههای پایینرونده انجام شود، ثانیاً مقدار not شده D به Qمنتقل شود، کد Verilog به این صورت تغییر خواهد کرد:

module d_flip_flop (Q, D, clk); output Q; input D; input clk; reg Q; always @(negedge clk) Q <= ~D; eddmodule "-"ما يعنى "~"

به تغییراتی که نسبت به برنامه بالایی به وجود آمد دقت کنید: اولاً بهجای posedge از negedge استفاده می کنیم. ثانیاً یک علامت not یعنی"~" جلویD اضافه شده است. به این مفهوم که مقدار not شده D را دریافت خواهد کرد. حالا فرض کنید می خواستیم یک ورودی seset فیلیپ فلاپ بگذاریم که در هر لبه بالارونده ای که مقدار آن 1 شد، خروجی فیلیپ فلاپ برابر با صفر شود:

module d_flip_flop (Q, D, clk);
output Q;
input D;
input clk;
reg Q;
always @(posedge clk)
if (reset)
Q <= 0;
else
Q <= D;
endmodule
حالا فرض کنید بخواهیم این reset آسنکرون باشد، یعنی اینکه نیازی به لبه بالارونده ساعت برای صفر کردن خروجی نداشته باشد و هر زمان
خودش یک شد، خروجی را صفر کند، بلوک اصلی برنامه به این صورت میشود: (بقیه برنامه همانطور که بوده مِهماند.)
always @(posedge clk or posedge reset)
if (reset)
Q <= 0;
else
Q <= D;
Ŷ Ŷ

همواره در هر لبه بالارونده ساعت و یا هر لبه بالارونده reset هر کدام که روی داد، کد داخل بلوک always اجرا می شود : اگر reset بالا باشد در خروجی صفر و در غیر این صورت مقدار D روی Q می رود. module four_bit_mux (mux_out, mux_in, mux_control, clk); output mux_out; input [3:0] mux_in; input [1:0] mux_control; input clk; reg mux_out; wire mux_out_w; assign mux out w = (mux control == 2'b00)? mux in[0]: (mux control == 2'b01)? mux in[1]: (mux control == 2'b10)? mux in[2]: mux_in[3]; always @(posedge clk) mux_out <= mux_out_w;</pre> endmodule

در برنامه بالا یک مالتی پلکسر که ۴ ورودی، یک خروجی و یک ورودی کنترل دارد را نشان میدهد. خروجی تکبیتی است ولی ورودیها بهصورت بردار (Bus) انتقال داده تعریفشدهاند و هرکدام بیشتر از یک بیت عرض دارند. یک سیم به اسم mux_out_w تعریفشده که خروجی مدار mux است. خودمدار mux با استفاده از یک دستور assign که مقداردهی را بهطور شرطی انجام میدهد، پیاده شده است. این دستور ۴ سطر برنامه را تشکیل میدهد.

شرطها در پرانتزهایی هستند که قبل از علامت ? قرار دارند. علامت : به معنای else است. این روش شرطی کردن، دقیقاً مطابق با آن چیزی است که در زبان برنامهنویسی C وجود دارد. درنهایت با استفاده از یک بلوک alwaysخروجی مدار mux لبههای بالارونده ساعت روی پورت mux_outقرار می گیرد. درواقع آن بخشی از مدار که با استفاده از دستور assignپیاده می شود، معادل با یک مدار ترکیبی است و آن بخشی که در آن به register ها مقدار داده می شود، معادل با یک مدار ترتیبی است. باید دقت نمود که برنامهنویسی Verilog با بقیه زبانهای برنامهنویسی تفاوتهای محسوس دارد. در واتع آن یباده با در تمام خطهای یک برنامه باهم و به صورت موازی در حال اجراشدن (پیاده شدن) باشند.

module four_bit_mux (mux_out, mux_in, mux_control, clk); output mux_out; input [3:0] mux_in; input [1:0] mux_control; input clk; reg mux_out; always @(posedge clk) case (mux_control) 2'b00 : mux_out <= mux_in[0]; 2'b01 : mux_out <= mux_in[1]; 2'b10 : mux_out <= mux_in[2]; 2'b11 : mux_out <= mux_in[3]; default : mux_out <= mux_out; endcase endmodule viione put is a solution if the put is a solution is a solution if the put is a solution if the

مثال :

module ram_interface (address_out, data, rnw, reset, clk); output [15:0] address_out; inout [15:0] data; output rnw; input reset, clk; reg [15:0] address_out; reg rnw; reg [15:0] access_address; reg read_write_turn; reg [15:0] data_in_register; assign data = (! rnw)? 0 : 16'bz; always @(posedge clk) if (reset) begin address_out <= 0; rnw <= 1; end else begin if (rnw) begin data_in_register <= data;</pre> access_address <= access_address + 1;</pre> end if (data in register = 16'hff0f) $rnw \ll rnw;$ if (! rnw) $rnw \ll rnw;$ end endmodule

کدهای غیرقابل سنتز

در زبان Verilog، هنگامی که در سطح رفتاری برنامهنویسی می کنیم، ممکن است مداری طراحی نماییم که معادل سخت افزاری ندارد. این گونه طرحهای سخت افزاری فقط در شبیه سازهای HDL قابل اجرا می باشند و فقط ارزش شبیه سازی دارند. برای مثال کد زیر را در نظر بگیرید. module d_flipflop_2clks(clk1, clk2, d, q); input clk1, clk2, d;

output q;

reg q;

always @(posedge clk1 or posedge clk2)

begin

 $q \ll d;$

end

endmodule

این مدار یک flipflop را که دو clock دارد، نشان میدهد، اما هیچ معادل سختافزاری نداشته و هیچ سنتز کنندهای نمیتواند آن را پردازش نماید و فقط قابل شبیهسازی است.

ابزارهای انجام پروژه برای FPGA

کلاً برای هر طرحی که قرار است روی FPGA پیاده شود، باید یک سری کارهای مشخص انجام شود. ابتدا باید مدار اصلی طراحی گردد. در طراحي مدار اصلي معمولاً اينطور عمل ميكنند كه ابتدا تعداد ماژولها، عملكرد هركدام و ارتباط آنها باهم را مشخص ميكنند و سپس به طراحي تكتك ماژولها مي پردازند. به اين روش طراحي، روش top to down design گفته مي شود. يعني شما ابتدا عملكرد كلي را تعيين میکنید و بعد هرکدام از اجزا را بهدقت توصیف میکنید تا نتیجه مطلوب حاصل شود. کلاً کارهایی که تا مرحله آماده شدن کد Verilog برای انجام شبیه سازی انجام می شود را Design Entry می گویند. پس بعد از مرحله Design Entry کدهای Verilog ما آماده هستند. حال به مرحله Functional Simulation میرسیم. در این مرحله عملکرد مدار را در حالت ایدهال (تأخیر صفر) شبیهسازی میکنیم تا مطمئن شویم طراحی را درست انجام دادهایم. یعنی به ورودیهای مدار هر دفعه سیگنالهای متفاوتی میدهیم و سپس خروجی را بررسی مینمایم تا از صحت خروجی مطمئن شویم. طبیعی است که اگر جواب برای هر یک از مراحل آزمودن درست نباشد دوباره باید به مرحله Design Entry بازگشت و طرح را اصلاح کرد. معمولاً همراه هر ماژول Verilog که مینویسیم یک برنامه دیگر (یک ماژول دیگر) به اسم Verilog Test Fixture هم مینویسیم. این برنامه کارش این است که سیگنالهای مناسب را برای ورودی ماژول تحت آزمودن تولید میکند. بهاینترتیب عملکرد کلی این است که با استفاده از یکی از نرمافزارهای شبیهسازی Verilog مجموعه ماژول اصلی و ماژول آزمودن آن، را که به هم وصل شدهاند شبیهسازی میکنیم و می بینیم که آیا ماژول اصلی درست کار می کند یا خیر. پس از اطمینان از عملکرد صحیح مدار به مرحله Synthesis می رویم. در این مرحله با استفاده از یکی از نرمافزارهای Synthesizer مدار را تبدیل به مجموعهای از گیتهای منطقی میکنیم. باز این مجموعه گیتها را میشود تبدیل به یک برنامه Verilog و حاصل را شبیهسازی نمود. بهاینترتیب مطمئن میشویم خروجی ابزار سنتز همان چیزی است که ما میخواهیم. تا این زمان بهعنوان ابزارهای شبیهسازی و سنتز از محصولات هر شرکتی که بخواهیم میتوانیم استفاده کنیم. مرحله آخر آن است که خروجی Synthesizer را به ابزار Implement بدهیم. ابزار Implement فایلی که خروجی Synthesizer است را می گیرد و آن را به ترکیبی از المانهای موجود روی FPGA تبدیل می کند. سپس این عنصرها را سر جای مناسب روی FPGA قرار میدهد (Placement) و بین آنها را سیم کشی می کند (Routing) درنهایت یک فایل با پسوند BIT تولید می شود که ما می توانیم از آن برای Program کردن Romای که قرار است به FPGA وصل شود استفاده كنيم. ابزار Implement هر شركت مخصوص خودش است، مثلاً برای FPGAهای Xilinx حتماً باید از ابزار Implement خود Xilinx استفاده کرد. در این آزمایشگاه از نرمافزار Quartus استفاده میکنیم.

آشنایی با نرمافزار Quartus

در این بخش چرخه طراحی برای مدارهایی که روی FPGA پیادهسازی می شوند را بررسی نموده و نشان میدهیم که چطور یک چرخه طراحی FPGA با استفاده از نرمافزار QUARTUSII قابل تحقق می باشد. با توجه به اینکه این نرمافزار از همه روش مای ایجاد طرح پشتیبانی نموده و ابزارهای مختلفی برای هریک از آنها دارد، در اینجا از روش برنامهنویسی با زبان Verilog استفاده می کنیم.

توصيف يک چرخه طراحی

بهطور کلی طراحی و پیادهسازی مدارهای منطقی بر روی تراشههای قابلبرنامهریزی با استفاده از نرمافزار مای CAD بسیار راحت و آسان تر میشود . در شکل ۲-۱ چرخه طراحی FPGA با استفاده از نرمافزارهای CAD نشان دادهشده است.

بهطورکلی چرخه طراحی با استفاده از نرمافزارهای CAD شامل موارد زیر است -که برای هر قسمت ابزاری(نرمافزاری) وجود دارد:

- Design Entry: در این مرحله مدار یا طرح دلخواه شما با استفاده از دیاگرام حالت و یا با استفاده از زبانهای توصیف سختافزار مانند Verilog مشخص میگردد.
 - Synthesis: در این مرحله طرح ایجادشده به مجموعهای Logic Element ha تبدیل (سنتز) می شوند.
- Functional Simulation در این مرحله توسط شبیه ساز، مدار سنتز شده بدون در نظر گرفتن موارد زمانی مانند تأخیر انتشار و . . . شبیه سازی می گردد تا مشخص شود که عملکرد آن درست است یا خیر.
- Fitting: در این مرحله ابزار Fitter که یکی از ابزارهای داخل نرمافزار Quatus II است،مشخص میکند که هر LE ای که در Netlist تعریف شده،
 دون LE می داخل FPGA می باشد. همچنین نحوه سیم بندی بین این LE مای درون FPGA انتخاب می نماید.
- Timing Analysis در این مرحله تأخیرهای انتشار در مسیرهای مختلف سیم بندی موجود در مدار Fit شده، تحلیل و بررسی گردیده و
 Performance مدار مشخص می شود.
 - Timing Simulation: در ای مرحله مدار Fit شده شبیه سازی گردیده تا مشخص شود که عملکرد آن درست است یا خیر.
- Programming and Configuration: در این مرحله مدار طراحی شده روی FPGA برنامه ریزی می شود. برنامه ریزی FPGA، نحوه پیکربندی سوییچ

مای داخلی FPGA و همچنین نحوه سیم بندی بین LE ها را مشخص مینماید.


شکل۷-۱: چرخه طراحی CAD



طراحی با نرمافزار Quartus II

برای طراحی با استفاده از این نرمافزار ابتدا آن

را اجرا نمایید تا وارد محیط اصلی شوید.

شکل۷-۲

ایجاد یک پروژه جدید در این نرمافزار توسط یک Wizard صورت می گیرد .برای این منظور File→New Project Wizard را انتخاب کنید تا پنجره
زيرنمايان شود.
New Project Wizard: Introduction
The New Project Wizard helps you create a new project and preliminary project settings, including the following: Project Iname and directory Name of the top-level design entity Project inse and libraies Target device family and device EDA tool settings You can change the settings for an existing project and specify additional project-wide settings with the Settings command (Assignments menu). You can use the various pages of the Settings dialog box to add functionality to the project.
Don't show me this introduction again Kack Next > Finish Cancel
شکل ۷–۳
گزینه Next را کلیک کنید تا پنجره زیرنمایان شود.
New Project Wizard: Directory, Name, Top-Level Entity [page 1 of 5] What is the working directory for this project? C:valera/quartu60 What is the name of this project? Fulladdef What is the name of the top-level design entity for this project? This name is case sensitive and must exactly match the entity name in the design file. Fulladder Use Existing Project Settings
< Back Next > Finish Cancel
شکل۷-۴
نام و مسیری برای ذخیره اطلاعات مربوط به پروژه خود در نظر بگیرید. (معمولاً نام پروژه و نام ماژول Top Level یکسان در نظر گرفته میشود.)

ïle name:		Add
File name	Туре	Add All
		Remove
		Propertie
		Up
		Down

شکل۷–۵

اگر فایلی برای اضافه کردن به پروژه وجود داشته باشد، Wizard در این قسمت این عمل را بهراحتی انجام میدهد، در غیر این صورت فرض کنید فایلی موجود برای اضافه کردن به پروژه نداریم.Next را کلیک کرده تا پنجره بعدی ظاهر گردد. نوع تراشهای که قرار است طرح شما روی آن پیاده شود را از داخل لیست انتخاب و سپس Next را کلیک کنید.(Pamily:Max7000s و Familz8SLC84-15)

ew Project Wizard: Family & Device Settings [page 3 of 5] Select the family and device you want to target for compilation. Family: MAX7000S Target device Show in 'Available device' list C Auto device selected by the Fitter Specific device selected in 'Available devices' list Specific devices Specific devices Available devices: Specific devices					
Name	Macro				^
EPM7128SLC84-7 EPM7128SLC84-10	128 128				
EPM7128SLC84-15 EPM7128SLI84-10 EPM7128SQC100-6 EPM7128SQC100-7 EPM7128SQC100-10 EPM7128SQC100-15	128 128 128 128 128 128 128				-
Companion device HardCopy II:					
		< Back Next	t > Finis	h C	ancel

شکل ۷-۶

در این قسمت از Wizard، اگر میخواهید علاوه بر Quatus II از نرمافزار مای بهاصطلاح Third Party استفاده کنید، انتخاب نمایید. اما ما برای تمام قسمتهای چرخه طراحی از ابزارهای داخل Quartus II استفاده میکنیم، سپس Next را کلیک کنید. سپس خلاصهای از تنظیمات انجامشده برای پروژه ، در یک پنجره ظاهر میشود Finish را کلیک کنید.

New Project Wizard: EDA Tool Setting	gs [page 4 of 5]	×
Specify the other EDA tools in addi	tion to the Quartus II software used with the project.	
EDA design entry/synthesis tool:	Format:	Y
EDA simulation tool:	Format:	¥
EDA timing analysis tool:	Format:	Y
	< Back Next > Finish	Cancel

شکل ۷–۷

terringeet theater barmary (page 5 of 5]	×
When you click Finish, the proje	ect will be created with the following settings:	
Project directory:		
C:/altera/quartus60/		
Project name:	Fulladder	
Top-level design entity:	Fulladder	
Number of files added:	0	
Number of user libraries added:	0	
Device assignments:		
Family name:	MAX7000S	
Device:	EPM7128SLC84-15	
EDA tools:		
Design entry/synthesis:	<none></none>	
Simulation:	<none></none>	
Timing analysis:	<none></none>	
	< Back Next > Finish Ca	ancel

شکل۷–۸

Quartus II - C:/altera/quartus60/fadd - fadd File Edit View Project Assignments Processing Tools Window Help 🗅 🗃 🖬 🎯 🐰 🖻 💼 🗠 🖂 📢 fadd • 💢 🖉 🎯 😻 💷 🕨 🗞 🐁 😓 🕹 👱 oject Navigator :: × Entity MAX7000S: EPM7128S... fulladder 🛆 Hierarchy 🖺 Files 🧬 Design Units Status ______ Module Progress % Time 🔕 New Quartus II Information Ocumentation ≚ Message: 🐁 Location: or Help, press F1 Idle شکل ۷–۹

Verilog Design Entry

برای نوشتن کد Verilog، نیاز به محیط ویرایشگر نرمافزار Quatus II داریم.برای این منظور File→New و سپس Verilog HDL file را انتخاب

و OK کنید تا محیط متنی ویرایشگر باز شود.

اكنون پروژه شما ايجادشده و محيط اصلى به شكل زير خواهد بود.

Device Design Files Dther Files AHDL File Block Diagram/Schematic File EDIF File SDPC Builder System Verilog HDL File VHDL File	New	×
	Device Design Files Other Files AHDL File Block Diagram/Schematic File EDIF File SOPC Builder System Verilog HDL File VHDL File	
OK Cancel	 	Cancel

شکل۷-۱۰

برای ذخیره کردن فایل Save As و در Save Type As گزینه Verilog را انتخاب نمایید.

نام فایل را در قسمت File Name بنویسید و گزینه Add File To Current Project را انتخاب کنید.

Save را کلیک کنید. حالا کد موردنظر خود را داخل محیط ویرایشگر بنویسید و ذخیره کنید.

برخی اوقات به خاطر سپردن Syntax دستورات زبان Verilog سخت به نظرمی رشد به همین دلیل الگوهای مختلفی از دستورات Verilogآماده

درون نرمافزار وجود دارد. براي استفاده از اين الگوها Edit→Insert Template→Verilog HDL را انتخاب كنيد.

اضافه کردن فایلها به یک پروژه

گزینه Assignment→Setting را انتخاب کنید تا پنجره زیر ظاهر شود .از ستون سمت چپ File را کلیک کنید. و یا اینکه میتوانید Project→Add/Remove Files in Project را انتخاب کنید.

ategory:				
- General Files	Files			
User Libraries (Current Project) Device	Select the design files you want to project directory to the project.	include in the project. Click Add	All to add all desig	n files in the
⊕ - Timing Analysis Settings ⊕ - EDA Tool Settings ⊕ - Compilation Process Settings	File name:			Add
⊕ Analysis & Synthesis Settings ⊕ Fitter Settings	File name	Туре		Add All
Assembler Design Assistant				Remove
- SignalTap II Logic Analyzer				Up
Logic Analyzer Interrace SignalProbe Settings				Down
∃- Simulator Settings ∃- PowerPlay Power Analyzer Settings				Properties
			04	Connel

شکل ۷–۱۱

کد Verilog نوشتهشده توسط ابزارهای مختلف موجود در نرمافزار آنالیز، سنتز و قابل پیادهسازی روی تراشه موردنظرمیگردد .تمام ابزارها بهوسیله یک برنامه کاربردی به نام کامپایلر کنترل میشوند.

برای اجرای کامپایلر گزینه Processing -> Start Compilation را انتخاب نمایید و یا اینکه روی آیکون 본 کلیک کنید . کامپایلر گزارش

کامل پیشرفت مراحل را در حین اجرای هر مرحله در پنجره سمت چپ محیط اصلی خواهد داد.

در پنجره پائینی محیط اصلی نیز پیغامهای مختلفی نشان داده میشود .بنابراین وقتی خطا یا اشکالی وجود دارد، این پیغامها، دلیل وجود خطا را بیان مینمایند و میتوانید با دوپار-کلیک روی هر پیغام خطا، خط برنامه مورد اشکال مشخص میشود .برای اطلاعات بیشتر هر خطا میتوانید پیغام را انتخاب نموده و F1 را کلیک نمایید.

Compilation Report - Flow Summa	ry	
Compilation Report	Flow Summary	
	Flow Status	Successful - Sat Apr 18 23:39:44 2015
🛛 🗃 📰 Flow Non-Default Global Se	Quartus II Version	6.0 Build 178 04/27/2006 SJ Full Version
	Revision Name	а
	Top-level Entity Name	fulladder
🗄 🚭 🧰 Analysis & Synthesis	Family	MAX7000S
🗄 🚑 🧰 Fitter	Device	EPM7128SLC84-15
🗄 🚑 🧰 Assembler	Timing Models	Final
🗄 🚭 🧰 Timing Analyzer	Met timing requirements	Yes
	Total macrocells	1 / 128 (< 1 %)
	Total pins	6 / 68 (9 %)
III ►		

شکل۷-۱۲

همچنین بعد از اتمام عمل کامپایل نتیجه گزارش داده میشود. و پنجره نشاندهنده این گزارش بهصورت اتوماتیک به وجود میآید. البته این

گزارش با انتخاب Processin Hero Compliation Report و یا کلیک روی آیکون < نیز باز می شود.

🔇 Quartus II - C:/Users/Jila/Desktop/bcd7seg/a	a - a			- O X	
File Edit View Project Assignments Pr	ocessing Tools Window Help				
🛛 🗅 🚅 🖬 🎒 👗 🛍 🛍 🗠 🗠 🗎	? a 🗸	💢 🖌 🏈 🦁	🎯 🕨 🤣 🏍 🚼 🚇	📎 👱	
Project Navigator	abc a.v*	Compilation Report - F	low		
Entity Macr	abl a.v*				
MAX/000S: EPM/128SLC84-15	1 module fulladder ()	5.C.A.B.Cin):			
· · · · · · · · · · · · · · · · · · ·	Compilation Report - Flow Summa	ry Flow Summary			
▲ IIII I ▲ Hierarchy E Files a ^g Design Units Status ▲ X Module Progress % Time & Full Compilation 100 % 00:00:18 Analysis & Synthesis 100 % 00:00:02 00:00:00 Fitter 100 % 00:00:10 00:00:03 Assembler 100 % 00:00:03 00:00:03	Legal Notice Flow Summary Flow Summary Flow Strings Flow Non-Default Global Se Flow Elapsed Time Flow Elapsed Time Flow Log Analysis & Synthesis Fitter Assembler Fitter Timing Analyzer	Flow Status Quartus II Version Revision Name Top-level Entity Name Family Device Timing Models Met timing requirements Total macrocells Total pins	Successful - Sat Apr 18 23:39: 6.0 Build 178 04/27/2006 SJ F a fulladder MAX7000S EPM7128SLC84-15 Final Yes 1 / 128 (< 1 %) 6 / 68 (9 %)	44 2015 'ull Version	
			Ocument	tation	
				,	
 Info: Longest tpd from sour Info: Quartus II Timing Ana Info: Ouartus II Full Correl 	rce pin "a" to destination pin " alyzer was successful. 0 errors,	c" is 15.000 ns 1 warning		^	
<pre> into. guarcus ii ruii compilacion was successiui. 0 errors, 1 warning</pre>					
System & Processing & Extra Info & Info	∧ Warning ∧ Critical Warning ∧ Error ∧	Suppressed /		_	
🖞 Message: 0 of 51 👘 👔 🗜 Loc	ation:			Locate	
For Help, press F1		<u></u>		NUM	

شکل۷-۱۳

این گزارش شامل چندین بخش میباشد که در ستون سمت چپ لیست شدهاند .مثلاً در این گزارش تعداد پین و LE مای مورداستفاده برای پیادهسازی طرح، مشخص شده است و یا اینکه معادلات منطقی که توسط کامپایلر بعد از عمل سنتز تولید می شوند با انتخاب & Analysis Equation نشان داده می شود.

شبیهسازی طرح

قبل از پیادهسازی طرح رویFPGA، باید عمل شبیهسازی انجام شود.Quartuss II ابزار شبیهساز برای شبیهسازی مدار طراحی شده دارد .فقط قبل از انجام شبیهسازی، لازم است شکل موجهایی با نام Test Vector ایجاد شده به ورودی مای مدار داده شود. همچنین خروجیها و نقاط آزمودن داخلی که لازم است دیده شود، مشخص گردد .سپس شبیه ساز ،Text vector را به مدل پیاده سازی شده طرح می دهد و خروجی را تعیین می نماید.

برای ایجاد Text Vector در Quartus II از Waveform Editor استفاده مینماییم. بدین منظور ابتدا New و بعد Other File را انتخاب Sile استفاده مینماییم. بدین منظور ابتدا New و بعد Other File را انتخاب کنید.با انتخاب انتخاب Ok، Vector Waveform File را کلیک کنید.

New	×
Device Design Files Other Files	
AHDL Include File Block Symbol File Chain Description File Hexadecimal (Intel-Format) File Logic Analyzer Interface File Memory Initialization File SignalT ap II File Tel Script File Text File	
Vector Waveform File	
OK	Cancel

شکل ۷–۱۶

و محيط Waveform Editor باز مى شود.

٧	🖸 Waveform1.vwf							
Mast	er Time Bar:	19.225 ns	 Image: Pointer: 	21.6 ns Interval:	2.38 ns	Start:	End:	
	Name	Value at 19.23 ns	0 ps	10.0	ns		20.0 ns 19.225 ns	
		÷	 • □				1.1	F



میخواهیم ورودی و خروجی مای مدار شبیهسازی شوند.Edit→Insert Node or Bus را انتخاب کنید تا پنجره زیر باز شود.

Insert Node o	r Bus	×
Name:	1	ОК
Туре:	INPUT 💌	Cancel
Value type:	9-Level	Node Finder
Radix:	Binary 💌	
Bus width:	1	
Start index:	0	
🔲 Display gr	ay code count as binary count	

شکل۷–۱۸

در این قسمت میتوانیم نام پین را در بخش Name بنویسیم اما بهتر است از Node Finderاستفاده نماییم. باید Pind:all و بعد List را برای پیدا کردن Node ها کلیک کنید. سیگنال موردنظر را انتخاب و روی علامت < کلیک کنید تا به Node مای انتخاب شده اضافه شود.همین عمل را برای بقیه سیگنالها تکرار کنید و بر روی OK کلیک کنید. حال به سیگنال مای ورودی مشابه نرمافزار MaxPlus از منوی سمت چپ که فعال می شود مقدار دهید.(و یا Value)

						11		
Named:	*	▼ Filter:	Pins: all	-	Customize		<u> </u>	
Look in:	[fulladder]			▼	Include subentitie:	s Stop	Cancel	
Nodes Fo	ound:			Selected Node	es:			
Name		Assign	nments	Name		Assignments		
C C		PIN_3 PIN_1		<pre>Initiaderia Initiaderia I</pre>	3	PIN_12 (
	III		4	•	III	•		
ن	ار آن در حیر	ی میماند و مقد	ِ خوردہ باقی	شکل ۷–۱۹ صورت هاشور	فروجى هنوز بهم	ی، شکل موج -	ر موجهای ورود :	ىت شكل
ن weform1.v	ار آن در حیر، wf*	ی میماند و مقد	ِ خوردہ باقی	شکل ۷–۱۹ صورت هاشور	فروجی هنوز به د.	ی، شکل موج - را ذخیرہ نمایی	ی موجهای ورود: می می شود. فایل	ىت شكل مشخص
ن veform1.v Time Bar: [ار آن در حیر. wf* 19.225 ns	ی میماند و مقد Pointer.	ِ خوردہ باقی 25.1 ns	شکل ۷–۱۹ صورت هاشور Interval:	فروجی هنوز به د. 5.88 ns Star	ی، شکل موج - را ذخیرہ نمایی	ی موجهای ورود: می شود. فایل End: 1.0 ut	مت شکل مشخص ه
ن veform1.v Time Bar: [ار آن در حیر wf* 19.225 ns	ی میماند و مقد Pointer: ♦ ♦	ِ خوردہ باق _ح 25.1 ns	شکل ۷–۱۹ صورت هاشور Interval:	فروجی هنوز به د. 5.88 ns Star	ی، شکل موج - را ذخیرہ نمایی ۲ ۵ ps	ی موجھای ورود: ے میشود. فایل End: 1.0 ua 20.0 ns	نت شکل مشخص ه
ن veform1.v Time Bar: [Name	ار آن در حیر wf* 19.225 ns Value at 19 23 ns	ی میماند و مقد Pointer: ▲	ِ خوردہ باق _ح 25.1 ns	شکل ۷–۱۹ صورت هاشور Interval: 10.0 r	فروجی هنوز به د. 5.88 ns Star	ی، شکل موج - را ذخیرہ نمایی ۳ 0 ps	ی موجھای ورود: ی می شود. فایل End: 1.0 u: 20.0 ns 25 ns	مت شکل مشخص
ن veform1.v Time Bar: [Name	ار آن در حیر wf* 19.225 ns Value at 19.23 ns	ی میماند و مقد Pointer: ↓ 0 ps	ِ خوردہ باق _ح 25.1 ns	شکل ۷–۱۹ صورت هاشور Interval: 10.pr	فروجی هنوز به د. 5.88 ns Star ۱s	ی، شکل موج - را ذخیرہ نمایی t: 0 ps	ی موجھای ورود: ی میشود. فایل End: 1.0 u: 20.0 ns 25 ns	مت شکل مشخص ه
ن weform1.v Time Bar: آ Name a	ار آن در حیر wf* 19.225 ns Value at 19.23 ns B 0	ی میماند و مقد Pointer: ● 0 ps	ِ خوردہ باق _ح 25.1 ns	شکل ۷–۱۹ صورت هاشور Interval: 10.pr	فروجی هنوز به د. 5.88 ns Star Is	ی، شکل موج - را ذخیرہ نمایی t: 0 ps	ی موجھای ورود: ی می شود. فایل End: 1.0 u 20.0 ns	مت شکل مشخص ه

شکل۷-۲۰

اجرای شبیهسازی

مدار طراحیشده میتواند به دو روش شبیهسازی شود .درروش سادهتر LE ها و سیم مای ارتباطی ایدهال و بدون تأخیر انتشار در نظر گرفتهشده که به آن شبیهسازی عملکردی میگویند .درروش دوم که پیچیده میباشد، تمام تأخیر انتشارها محاسبهشده که به آن شبیهسازی زمانی گفته میشود.

شبيهسازى عملكردى

برای اجرای این شبیهسازی Functional کنید و سپس برای Simulation Mode گزینه Functional را انتخاب و Generate می مسیر Functional Simulation را انتخاب کنید. سپس بر روی Open کلیک کنید و به سیگنال مای ورودی مقدار دهید.Save کنید و سپس مسیر Processing→Simulator Toolرا انتخاب کنید و بر روی گزینه Start کلیک کنید و پس از اتمام با موفقیت و بدون خطا میتوانید برای دیدن خروجی بر روی گزینه Report کلیک کنید.

شبیهسازی با استفاده از آیکون 🗜 آغاز میشود و در انتها موفقیت شبیهسازی گزارش و پنجره زیر ظاهر میگردد.

🕘 Simulation Report - Simulation Waveforms					
Sim	ulation Wave	eforms			
Sim	ulation mode:	Functional		*	
				~	
	.		· ·		
Mas	ter Time	12.0 ns 🕛 Po	unter 1	3.35 ns Interval 1.35 ns Start End	
			0 ps	10.0 ns	
	Name	Value at 12 0 ns	H-	12.0 ns	
	а	B 0			
\odot	с	B 0			
	I	Þ	1	•	
	Mas	Veforms Simulation Wave Simulation mode: Master Time Name Name a C	veforms Simulation Waveforms Simulation mode: Functional Master Time 12.0 ns • Po Name Value at 12.0 ns • Po a B 0 • a B 0 • a B 0 • a B 0 • a B 0 • a B 0 • a B 0 • a B 0 • a B 0 • b • • •	Simulation Waveforms Simulation mode: Functional Master Time 12.0 ns Name Value at 12.0 ns a B 0 a B 0 c B 0 c B 0	

شکل ۷-۲۱

شبیهسازی زمانی

بعد از اطمینان از درست بودن عملکرد مدار طراحیشده، شبیهسازی زمانی را انجام میدهیم تا ببینیم رفتار واقعی مدار بعد از پیادهسازی روی FPGA چیست. بنابراین بعدازآنتخاب Simulator→Setting→Simulator گزینه Timing را برای مد شبیهسازی در نظرمی گیریم و OK مینماییم. بعد از اجرای شبیهسازی ، تأخیر و سیگنالهای Flitchکاملاً در شکل موج خروجی نمایان هستند.

پیادہسازی بر روی بورد FPGA

انتساب پينها

اگر کامپایل بهصورت فوق صورت پذیرد، Quartus II هر پینی از FPGA را که بخواهد برای ورودی و خروجی مای ماژول در نظرمی گیرد

🥝 A	ssignme	nt Editor					
0	× +	Category: All				- 🖓	All Pin 👌 Timing 🔹 Logic Options
₽+	ΣI Information: The Assignment Editor is the interface for creating, editing, and viewing individual assignments, including pin assignments, in the Quartus II software. Το creating and viewing individual assignments, including pin assignments, in the Quartus II software. To creating and viewing individual assignments are creating as a second seco						
	×	Edit: XV					
\$		From	То	Assignment Name	Value	Enabled	
₽.¶	1		🕪 a	Location	PIN_30	Yes	
	2		🗇 c	Location	PIN_12	Yes	
12	3	< <new>></new>	< <new>></new>	< <new>></new>			
-8 ¹ -8 ¹							
₽₽ ⊗ ≢ ₹							

شکل۷-۲۲

برای انتساب پینها از ابزار Assignment Editorاستفاده میشود. بدین منظور Assignment → Pins را انتخاب و در لیست ارائهشده Pin را کلیک نموده و بعد <<NEW>> را که پررنگ شده، دوپار کلیک کنید. یک پنجره پایینرو ظاهر میشود. روی هر ورودی یا خروجی که میخواهید کلیک کنید تا در جدول قرار گیرد. سپس با دوپار کلیک آن پنجره دیگری بازمی گردد.

Location	IJO Bank		I/O Standa	rd	General Function	Special	Fun
PIN_N26			LVTTL				
PIN_MZ4	I/O Bank 5	Row I C)	LVDS125p			^
PIN_M25	I/O Bank 5	Row I C)	LVDS125n			
PIN_N1	I/O Bank 2	Dedicate	ed Clock	GLK1, LVDS	CLKOn, Input		
PIN_N2	I/O Bank 2	Dedicate	ed Clock	CLKO, LVDS	CLKOp, Input		
PIN_N9	I/O Bank 2	Row I C)	LVDS31p			
PIN_N18	I/O Bank 5	Row I C)	LVDS110p			
PIN_N20	I/O Bank 5	Row I C)	LVDS124p			
PIN_N23	I/O Bank 5	Row I C)	U/DS126p, I	DPCLK7/DQSOR/CQ1R		
PIN_N24	I/O Bank 5	Row I C)	LVDS126n			
PIN_N25	I/O Bank 5	Dedicate	ed Clock	CLK4, LVDS	CLK2p, Input		
PIN_N26	I/O Bank 5	Dedicate	ed Clock	CLK5, LVDS	CLK2n, Input		
PIN_P1	I/O Bank 1	Dedicate	ed Clock	CLK3, LVDS	CLK1n, Input		
PIN_P2	I/O Bank 1	Dedicate	ed Clock	CLK2, LVDS	CLK1p, Input		
PIN_P3	I/O Bank 1	Row I C)	LVDS26p, D	PCLK1/DQS1L/CQ1L#		
PIN_P4	I/O Bank 1	Row I C)	LVDS26n			_
PIN_P6	I/O Bank 1	Row I C)	LVDS22n			
PIN_P7	I/O Bank 1	Row I C)	LVDS22p			
PIN_P9	I/O Bank 2	Row I C)	LVDS3in			
PIN_P17	I/O Bank 6	Row I C)	LVD5130n			
PIN P18	I/O Bank 5	Row IC)	U/DS110p			~

شکل ۷–۲۳

حالا هر پین واقعی روی FPGA را که میخواهید انتخاب نمایید تا انتساب صورت گیرد به همین ترتیب بقیه ورودی خروجیها را به پین مای FPGA تخصیص دهید.اکنون با استفاده از File-Save این فایل تخصیص پینها را ذخیره نمایید. بار دیگر طرح خود را که پین مای واقعی و موردنظر شما را برای ورودی و خروجیها در نظر گرفتهشده است کامپایل نمایید.

برنامهریزی FPGA

فایلی که برای برنامهریزی احتیاج داریم توسط Assembler نرمافزار Quartus II تولید می شود. و یک فایل باینری بوده که حاوی اطلاعاتی برای پیکربندی FPGA می باشد. این فایل SOF. می باشد که مخفف SRAM Object File است.در اینجا ما از فایلی با پسوند POF. که مخفف Program Object Fileمی باشد که این اجازه را می دهد که با یک پیکربندی موازی و از طریق واسط JTAG برنامهریزی FPGA را انجام دهیم.

چندین روش برای برنامهریزی FPGA وجود دارد که JTAG یکی از روش مای موجود میباشد.در این روش اطلاعات پیکربندی مستقیماً بر روی FPGA بار میشوند. Tools→Programmer را انتخاب نمایید تا پنجره زیر ظاهر شود.

🚖 Hardware Setup.	USB-Blaster [USB-0]	h	lode: JTAG		Progress	(0 %	
🏓 Stat	File	Device	Checksum	Usercode	Program/ Configure	Verity	Blank- Check	Examine
📲 Stop	light.cof	EP2C35F672	D02F1686	FFFFFFF				
뤍 Auto Detect								
🗙 Delate								
🍰 Add File.								
💕 Change File	<	Ш						>

شکل۷-۲۴

در اینجا لازم است پروگرمر سختافزاری و مدی که استفاده خواهد شد را مشخص کنید.JTAG را برای مد در نظر بگیرید و از قسمت Hardware در اینجا لازم است پروگرمر سختافزاری و مدی که استفاده خواهد شد را مشخص کنید TPGA متصل به سیستم شناسایی شود سپس درصورتی که Setup گزینه ByteBlaster را کلیک کنید تا FPGA متصل به سیستم شناسایی شود سپس درصورتی که فایل برنامه ریزی شما در لیست قرار نگرفته با استفاده از گزینه Add file فایل را بازکنید و سپس بر روی Start کلیک کنید تا FPGA برنامه ریزی

شود.

طراحی و شبیهسازی تمام جمع کننده و پروگرم آن بر روی تراشه شرکت Altera در نرمافزار Quartus



۱-۱- برای ایجاد یک پروژه طبق تصویر زیر عمل کنید.(File->New Project Wizard)

شکل۷–۲۵

۲-۱ نام و مسیر موردنظر جهت ذخیره پروژه را تعیین کنید.

C:\altera\cuartue60	1
c. valiera (qualitusoo	<u> </u>
What is the name of this project?	
FA	2
What is the name of the top-level de exactly match the entity name in the	esign entity for this project? This name is case sensitive and mus e design file.
FA	

شکل۷–۲۶

۱-۳- درصورتی که میخواهید فایلهایی که قبلاً آنها را ایجاد کردهاید به این پروژه اضافه کنید از این صفحه آن را آدرسدهی و اضافه کنید.

New Project Wizard: Add Files [page 2 of 5]					
Select the design files you want to include in the projec project directory to the project. Note: you can always a	t. Click Add All to add all desigi dd design files to the project lat	n files in the er.			
File name:		Add			
File name	Туре	Add All			
		Remove			
		Properties			
		Up			
		Down			
Specify the path names of any non-default libraries.	User Libraries				
	1				
< Back	Next > Finish	Cancel			

شکل۷-۲۷

۴-۱ در این قسمت نوع تراشه موردنظر را طبق تنظیمات زیر انتخاب کنید.

New Project Wizard: Fami	ly & Devi	ice Settings [pag	ge 3 of 5]			
Select the family and device you want to target for compilation.						
Family: MAX7000S Target device C Auto device selected by C Specific device selected Available devices:	1 the Fitter d in 'Availab		Show in 'Availa Package: Pin count: Speed grade: Core voltage: IV Show Adva	ble device' list Any Any Any S.0V anced Devices	र र र	
Name	Macro				~	
EPM7064STI44-7 EPM7064STI100-7 EPM7128SLC84-6 EPM7128SLC84-7 EPM7128SLC84-10 EPM7128SLC84-10 EPM7128SLC84-10 EPM7128SLC84-10 EPM7128SLC100-6	64 64 128 128 128 128 128 128 128 128	2				
Companion device HardCopy II:	Copy II dev	vice resources				
		< Back Ne	B ext > Finis	h Can	cel	

شکل۷–۲۸

EDA design entry/synthesis tool	Format:	Y
EDA simulation tool:	Format:	v
☐ EDA timing analysis tool:	Format:	Ţ

شکل۷-۲۹

New Project Wizard: Summa	ary [page 5 of 5]	×
When you click Finish, the project	ct will be created with the following settings:	
Project directory:		
C:/altera/quartus60/		
Project name:	FA	
Top-level design entity:	FA	
Number of files added:	0	
Number of user libraries added:	0	
Device assignments:		
Family name:	MAX7000S	
Device:	EPM7128SLC84-10	
EDA tools:		
Design entry/synthesis:	<none></none>	
Simulation:	<none></none>	
Timing analysis:	<none></none>	
	1	
	< Back Next> Finish Cancel	

شکل۷-۳۰

-۵-۱ پس از اتمام مراحل ایجاد پروژه صفحه زیر را مشاهده خواهید کرد.

🍕 Quartus II - C:/altera/quartus60/FA - FA	
File Edit View Project Assignments Processing 1	ools Window Help
	FA V 😥 🖉 🥙 🧐 🕮 🕨 🛬 😓 🕘 🐌 🙀
Project Navigator	
Entity	
AX7000S: EPM7128S	
A Hierarchy 🖹 Files 🗗 Design Units	
Status	version 0.0
Module Progress % Time ()	
	Ouartus II
	Information
	Documentation J
xI	
Λ System \land Processing \land Extra Info \land Info \land W	arning λ Critical Warning λ Error λ Suppressed /
2 Monager	
Σ Message.	Locate
or Help, press F1	▼ Locate □ □ □ □ □ □

شکل۷-۳۱

-۶-۱ برای ایجاد محیط طراحی(شماتیک و یا زبان توصیف سختافزار) طبق تصویر زیر عمل کنید.(File->New)



شکل۷-۳۲

-۷-۱ در این آزمایشگاه طراحی مدار در نرمافزار Quartus با زبان توصیف سختافزار (وریلاگ) انجام می پذیرد به همین علت از تب Quartus با زبان توصیف سختافزار (وریلاگ) انجام می پذیرد به همین علت از تب

گزینه Verilog HDL File را انتخاب کنید.

New	
Device Desig AHDL File Block Diagra EDIF File SOPC Builde Verilog HDL VHDL File	In Files 1 ner Files am/Schematic File er System File 2
	OK 3 Cancel
	شکل۷-۳۳
هنگام ایجاد پروژه باید یکسان باشد اگر نیست سمت چپ، کلیک	-۸-۸ در صفحه ایجادشده کد موردنظر خود را بنویسید.(نام ماژول بانام Top level Design
به یک تمام جمع کننده را وارد کنید.	راست کنید و گزینه Settings را انتخاب کرده و تنظیمات را تغییر دهید). در این مثال کد مربوط
Quartus II - C:/altera/quartus60/FA - FA - [//FA/FA.v] So File Edit View Project Assignments Processing Tools Window Project Navigator MAX70005: EPM71285 MAX70005: EPM71285 FA FA MAX70005: EPM71285 FA Status Ratus Module Progress % Time © X	Hep
System / Processing / Extra Info / Info / Warning / Critical W Message:	faming λ Error λ Suppressed / Locate Ln 11, Col 1 ◎ ♥ ■ Idle NUM
	شکل۷-۳۴
سیر Processing-> Compiler tool این کار را انجام دهید. در	 ۹-۹ جهت کامپایل کد، بر روی آیکن نشان داده شده در تصویر زیر کلیک کنید و یا از طریق م
ببارت عدم وجود خطا را مشاهده کنید.	صورت موفقیتآمیز بودن کامپایل، سمت چپ، تمام موارد ۱۰۰٪ بوده و در قسمت پایین میتوانید ع
	٨٩

Prile Edit View Project Assignments Proc	essing Tools Window Help			- 8
🗅 📽 🖬 🎒 🐇 🐚 💼 🗠 🗠 🕨	P FA	💽 💢 🖉 🥙 🥮 🕨 🕨 1	10 📩 🐵 🕸 🚾	
roject Navigator	abc Venilog1.v	abo//FA/FA.v	🙁 Compilation Report - Flow Summ	hary
Introduction Macro MAX70005: EPM71285LC84:10 2 MAX70005: EPM71285LC84:10 2 MAX70005: EPM71285LC84:10 2 MAX70005: EPM71285LC84:10 2 MAX7005: EPM71285LC84:10 1002 MAX7005: EPM71285LC84:10 2 MAX7005: EPM71285LC84:10 1002 MAX7005: EPM71285LC84:10 1002	Compilation Report Compi	Flow Summary Flow Status Quartus II Version Revision Name Toplevel Entity Name Family Device Timing Models Met timing requirements Total macrocells Total pins	Successful - Sat Feb 20 08:48:16 2016 6.0 Build 178 04/27/2006 SJ Full Version FA MAX70005 EPM71285LC84:10 Final Yes 2 / 128 (2 %) 9 / 68 (13 %)	
D Info: Running Quartus II T: D Info: Command: quartus_tan Info: Started post-fitting Info: Delay amnotation comm Warning: Timing Analysis de D Info: Longest tpd from sour D Info: Longest tpd from sour	<pre>ming Analyzer read_settings_files=offw delay annotation leted successfully es not support the analysis o cce pin "cin" to destination p lurae was executed?</pre>	rrite_settings_files=off FA -c FA of latches as synchronous elements in "Cout" is 10.000 ns	for the currently selected device family	У
Info: Quartus II Timing And Info: Quartus II Full Comp:	uyzer was successful. U error lation was successful. O erro	rs, i warning prs, l warning		

شکل۷–۳۵

۱۰-۱۰ جهت شبیهسازی ابتدا باید طبق مسیر زیر عمل کنید و یا از طریق File->new->Other Files->Vector Waveform File به أن دسترسی پیدا

کنید.

🎕 Quartus II - C:/altera/quartus60	/FA - FA - Compilation Report - Flow Sumn
🕀 File Edit View Project Assignment	s Processing 1 pols Window Help
0 📽 🖬 🕼 🐇 🖻 💼 🗠	C 😳 Stop Processing Ctrl+Shift+C
Project Navigator	🔺 🕨 Start <u>C</u> ompilation Ctrl+L
Entity	M. 🔛 Analyze Current File
AX7000S: EPM7128SLC84-10	Start •
Entropy FA	2 – Update Memory Initialization File
	Compilation Report Ctrl+R
	Start Compilation & Simulation Ctrl+Shift+K
	Generate Functional Simulation Netlist
<	👖 🚬 Start Simulation Ctrl+I
🍐 Hierarchy 🖹 Files 🗗 Design Units	Simulation Debug
Status	Simulation Report Ctrl+Shift+R
Module Progress % Tim	e 🖾 Compiler Tool
Full Compilation 100 % 00:1	00: 🕞 Simulator Tool 2
Analysis & Synthesis 100 % 00:1	00: 20 Ining Analyzer Tool
Fitter 100 % 00:1	00: 🖉 PowerPlay Power Analyzer Tool

شکل۷-۳۳

- [Simulator Tool]	Hah	
FA		
₩ Verilog1.v	🎼//FA/FA.v 🛛 🚇 Compilation Report - Flow Su 🛛 🚇 Simulator Tool	
	Simulation mode: Functional	
	0%	
	🔭 Start 👘 Stop 🔮 Open 🚹 👰 Report	

شکل۷-۳۴

۱۱-۱۱ برای قرارداد پورتهای ورودی و خروجی در محیط شبیه سازی طبق تصاویر زیر عمل کنید.

- [Wavef sing Tools	orm 1.vwf] Window Help		- 01 FM						_ @ <mark>×</mark> _ @ ×
	abc Verilog1.v	× ا⊥ ‰ ا	🎗 🚅 🧐 🧐	₩ ⊕ c	ompilation Report	: 🖤 🍳 . 👜 Simu	👂 💆 🚽	🖸 🗹 Wavefo	rm1.vwf
₩Q	Master Time Bar:	11.675 ns	Pointer:	600 ps	Interval: -11	1.08 ns 9	Start:	End:	
0 #1 %	Name	Value at 11.68 ns	l ps		10.0 ns 11.67	5 ns		20.0 ns	
※ 上回 (1) (1) (1) (1) (1) (1) (1) (1) (1) (1)	(Cut Copy Paste Paste S Repeat Delete Insert Zoom	pecial Paste Copied Nodes Node or Bus.	Ctrl+X Ctrl+C Ctrl+V Del					
	<	>	<						

شکل۷–۳۵

Insert Node o	or Bus	
Name:		ОК
Туре:	INPUT 💌	Cancel
Value type:	9-Level	Node Finder. 1
Radix:	Binary 💌	
Bus width:	1	
Start index:	0	
🔲 Display gra	y code count as binary count	

شکل۷-۳۶

ode Finder				
Named: ×	▼ Filter: Pins: all	1 J Cus	tomize List 2	ОК
ook in: FA		💌 🔽 Includ	e subentities Stop	Cancel
lodes Found:		Selected Nodes:		
Name	Assignments T	Name	Assignments T	
₽A	Unassigned Ir	IFAIA	Unassigned Ir	
🖻 B	Unassigned Ir	IFA B	Unassigned Ir	
💿 Cout	Unassigned C	IFA Cout	Unassigned O	
🞯 S	Unassigned C	💿 (FA)S	Unassigned O	
🕪 cin	Unassigned Ir	IFAlcin	Unassigned Ir	
	> >>	3		
	<	JT.		
<	>	<	>	

شکل۷-۳۷

Insert Node	or Bus	X
Name:	**Multiple Items**	ок 1
Туре:	**Multiple Items**	Cancel
Value type:	9-Level	Node Finder
Radix:	Binary]
Bus width:	1	_
Start index:	0	_
🔲 Display gi	ay code count as binary count	



۱-۱۲- از طریق ابزار مقداردهی پورتهای ورودی را مقداردهی کرده و سپس فایل را ذخیره کنید.

🖑 Quartus II - C:/altera/quartus60/FA - F/	- [Wave	form	1.vwf*]									
File Edit View Project Assignments Proces	ssing Tools	; Wir	ndow Help									_ 8 ×
D 📽 🖬 🕇 🗿 🕌 🛤 😭 🗠 🗠 📢	FA			•	🕱 🖉 🏈 🦻	😻 💷 🕨	🕏 👦 🕴	2	۵ 😓			
Project Navigator		abo	Verilog1.v	- abc	//FA/FA.v	🛛 🕘 Compila	ation Report .	👜 🤉	Simulator Tool	1	🖸 Wavef	orm1.vwf*
Entity Macroc MAX7000S: EPM7128SLC84-10	₩€	Mas	ter Time Bar:	11.675 ns	Pointer:	6.9 ns Ini	terval: -	4.78 ns	Start:	0 ps	End:	1.0 us
FA 2				Mahara at	0 ps		10.0 ns			20).0 ns	
	# 26		Name	11.68 ns			11.6	75 ns				
	VT .×.		А	B 1								
	0 1	•	В	B 1								
	zVG		cin	B 1								
			Cout	BX		************	*******		*******	******		*********
	VE VE	-	5	BX		~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	~~~~~~	~~~~~	******	~~~~~	~~~~~	~~~~~~~
🛆 Hierarchy 🖹 Files 🗗 Design Units												

شکل۷-۳۹

Save As					×
Save in:	🗀 FA		•	← 🗈 💣 🎟] -
My Recent Documents Desktop My Documents My Computer	 projnav ngo _xmsgs isim isim.tmp_save xst 				
My Network Places	File name: Save as type:	FA Vector Waveform File (*.vwf)		•	1 Save Cancel
		Add file to current project			

شکل۷-۴۰

۱۳-۱ قبل از شبیهسازی تنظیمات زیر را انجام دهید. در صورت موفقیت آمیز بودن شبیهسازی پیغامی مشابه پیغام زیر مشاهده خواهید کرد.جهت مشاهده نتیجه

شبیهسازی بر روی گزینه Report در پایین صفحه کلیک کنید.

🔇 Quartus II - C:/altera/quartus60/FA - FA -	[Simulator Tool]			🗖 🗗 🔽
🚇 File Edit View Project Assignments Processi	ng Tools Window Hel	p		_ 8 ×
0 📽 🖬 😂 🕇 🖻 💼 🗠 🗠 📢	FA	- 🔀 🖉	😻 🕸 🗰 > 🕫 🧞 😓 🕹 💆	
Project Navigator	abo Verilog1.v	10	🕀 Compilation Report - F 🚇 Simulator Tool	🖸//FA/FA.vwf
Entity Macros MAX70005: EPM71285LC84-10 FA 2 Hierarchy E Files & Design Units Status / 100 % 00.00.03	<u>teo</u> , Veniog1.v	Les .7./FA/FA/V Simulation mode: Functional Simulation period C:VFA/FA. © Run simulation period © Run simulation at: © End simulation at: 100 Simulation options: Quartus II Quartus II Simulator was at OK Istenerate Signal Activity	Completion Report - F Cenerate Functional Simulation vwf cector stimuli are used ns cutous stimuli are used stimon Cettings auccessful on audition results 2Fie:	Netia: 2
			100 %	
			00:00:03	
		E Start	🗊 Stop 🔮 Open 🔮 Re	port 4
Info: Vector file FA.sim.vwf i	is saved in VWF te:	kt format. You can com	press it into CVWF format in order to redu	ace file size. For more 🔨
🖆 🗄 🚯 Info: Quartus II Simulator was	s successful. O er:	rors, O warnings		
				>
System Processing (Extra Info) Info)	Varning	ng ∖Error∖Suppressed /	1	
မွိ Message: 0 of 14 👔 🛃 Location	1:			✓ Locate
For Holp, proce E1				Late MUM

شکل۷-۴۱

& Quartus II - C:/altera/quartus60/FA - FA	- [Simulation Report - Simulation Waveforms]	
roject Navigator A	FA FA <th>ation</th>	ation
S Info: Vector file FA.sim.vwf S Info: Quartus II Simulator we	is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For s successful. 0 errors, 0 warnings	: more ^
β \ System ∧ Processing ∧ Extra Info ∧ Info ∧	Warning & Critical Warning & Error & Suppressed /	

شکل۷-۴۲

۱-۱۴- در صورت تغییر یا بررسی نوع تراشه می توانید طبق مسیر زیر عمل کنید. (یا کلیک راست در قسمت سمت چپ و انتخاب گزینه Settings گروهبندی

(Device



شکل۷-۴۳





شکل۷-۴۶

۱۶-۱۰ جهت پروگرم تراشه طبق مسیر زیر اقدام کنید (Tools->Programmer)

🖑 Quartus II - C:/altera/quartus60/FA - FA - [Pin Planner]							
😻 File Edit View Project Assignments Proces	ssing	Tools 1 ndow Help					
🗅 🖻 🗐 🎒 🐰 🖻 💼 🗠 🗠 📢	E/	EDA Simulation Tool					
Project Navigator		Run EDA Timing Analysis Tool					
Entity Macroc		💁 Launch Design Space Explorer					
MAX7000S: EPM7128SLC84-10	€	Advanced List Paths					
FA 2							
	\$						
	E	Advisors					
	-	😵 Chip Editor					
	a l	Netlist <u>V</u> iewers					
	≌	📓 SignalTap II Logic A <u>n</u> alyzer					
	₽2	🛲 In-System Memory Content Editor					
		Logic Analyzer Interface Editor					
	EVE	SignalProbe Pins					
Status	EVE	Programmer 2					
Module Progress % Time () Simulator 100 % 00:00:03		📉 MegaWizard Plug-In Manager					
		👱 SOPC <u>B</u> uilder					
		Tcl Scripts					
	2	Customi <u>z</u> e					
		Options					
		License Setup					

شکل۷-۴۷

۱-۱۷- تنظیمات مربوط به پروگرم را طبق تصویر زیر انجام دهید.در صورت موفقیتآمیز بودن پروگرم درصد پیشرفت ۱۰۰٪ خواهد شد.

A - [FA.cdf] essing Tools Window Help ? FA		
FA Verilog1.v Hardware Setup ByteBlaster (LPT1) Mode: JTAG Progress: 0% Fardware Setup Progress: 0% Fardware Setup Progress: 0% Fardware Setup Progress: 0% Progress: 0% <t< th=""><th>FA</th><th>↓ - [FA.cdf*]</th></t<>	FA	↓ - [FA.cdf*]
PA Image: Compilation of the state of	es	sing Tools Window Help
Werilog1.v Hardware Setue ByteBlaster [LPT1] Mode: JTAG Progress: 0 % Progress: 0 % Progress: 0 % Progress: 0 % Progress: 0 % Progress: 0 % Progress: 0 % Progress: 0 % Progress: 0 % Progress: 0 % Progress: 0 % Progress: 0 % Progress: 0 % Progress: 0 % Progress: 0 % Progress: Progress: 0 % Progress: Progress: Progress: Progress: Progress: Progress: Progress: Progress: Progress: Progress: Progress: Progress: <th>?</th> <th>* FA 💽 🔀 🖉 🥙 🤓 🕨 🕨 🧞 🧶 🕹 👱</th>	?	* FA 💽 🔀 🖉 🥙 🤓 🕨 🕨 🧞 🧶 🕹 👱
Hardware Setue ByteBlaster [LPT1] Mode: JTAG Progress: 0 % Canadigue File Device Checksum Usercode Program/ Configure Verify Blank- Check Examine Hardware Setup Hardware Settings JTAG Settings Select a programming hardware setup to use when programming devices. This programming hardware setup applies only to the current programmer window. Currently selected hardware EyteBlaster Local LPT1 Add Hardware. 2 ByteBlaster Local LPT1 Remove Hardware 1		🕹 Verilog1.v 🛛 🕸//FA/F 🛛 🕘 Compilatio 🛛 🚇 Simulator 🛛 妃//FA.vwf 🖗 Simulation 🛛 🥙 Pin Planner 🛛 💾 FA.cdf*
Enable reaktime ISP to allow background programming (for MAX II devices) Start File Device Checksum Usercode Program/ Verify Blank- Examine Hardware Setup Hardware Settings Select a programming hardware setup to use when programming devices. This programming hardware setup applies only to the current programmer window. Currently selected hardware ByteBlaster [LPT1] Add Hardware. 2 Post Add Hardware. 2 2 2 3		Ardware Setup 1 ByteBlaster [LPT1] Mode: JTAG Progress: 0%
No Start File Device Checksum Usercode Program/ Configure Verify Blank- Check Examine Hardware Settings JTAG Settings F Image: Configure F Image: Configure <t< td=""><th></th><td>Enable real-time ISP to allow background programming (for MAX II devices)</td></t<>		Enable real-time ISP to allow background programming (for MAX II devices)
Hardware Settings JTAG Settings Hardware Settings JTAG Settings Select a programming hardware setup to use when programming devices. This programming hardware setup applies only to the current programmer window. Currently selected hardware ByteBlaster [LPT1] Available hardware items: Hardware Server Port ByteBlaster Local LPT1 Remove Hardware		Mu Start File Device Checksum Usercode Program/ Verify Blank- Configure Verify Blank- Check
Hardware Settings JTAG Settings Select a programming hardware setup to use when programming devices. This programming hardware setup applies only to the current programmer window. Currently selected hardware ByteBlaster [LPT1] Available hardware items: Image: Current programmer items: Hardware Server ByteBlaster Local LPT1 Remove Hardware	H	Hardware Setup 🛛 🗌 🔤 🔤 🔤 🔤
Select a programming hardware setup to use when programming devices. This programming hardware setup applies only to the current programmer window. Currently selected hardware ByteBlaster [LPT1] Available hardware items: Hardware Server Port Add Hardware. Prove Hardware ByteBlaster Local LPT1 Remove Hardware	ſ	Hardware Settings JTAG Settings
Currently selected hardware Available hardware items: Hardware Server Port Add Hardware2 ByteBlaster Local LPT1 Remove Hardware		Select a programming hardware setup to use when programming devices. This programming hardware setup applies only to the current programmer window.
Hardware Server Pot Add Hardware 2 ByteBlaster Local LPT1 Remove Hardware		Currently selected hardward: ByteBlaster [LPT1]
Hardware Server Port ByteBlaster Local LPT1 Remove Hardware		Available hardware items
ByteBlaster Local LPT1 Remove Hardware		Hardware Server Port Add Hardware 2
Remove Hardware		ByteBlaster Local LPT1
		Remove Hardware
	-	L
Close 3		Close 3
	Π	

شکل۷-۴۸

A	- [F	A.cdf*]							PX	
:55	sing	Tools Window	ı Help						- 8 ×	
?	FA	ι	- 🗙	2 🗳 🤣 😻 🗇	🕨 🦻 🏍	😓 🖉 🕹	۵ ڬ			
	abc	Verilog1.v	'erilog1.v 🔄 💀//FA/F 🐵 Compilatio 🚙 Simulator 记/.FA.vwf 🕹 Simulation 💖 Pin Planner 🗓							
	4	Hardware Setup	D ByteBlaster [LPT1]		Mode: JTAG		Progress:	100 %		
	₽ E	Enable real-time ISP to allow background programming (for MAX II devices)								
	M	Start 2	File	Device	Checksum	Usercode	Program/ Config	y Blank- Check	Examine	
	ľ	Stop	FA.pof	EPM7128SL84	001E03AD	0000FFFF				
	.	Auto Detect								
	×	Delete								
	2	Add File								
ļ	B	Change File								
	•	Save File								
	2	Add Device								
	1	Up								
	₽	Down								
			<						>	

شکل۷-۴۹

۱–۱۸– در این مثال برای ورودیها شماره پینها 44-41-40 و برای خروجیها 24-12 را تعیین کردیم که این شمارهها بر روی بورد نشان دادهشده است. برای تعیین مقدار ورودی بر روی بورد کافی است سوییچ مربوطه را در حالت پایین(مقدار یک) و یا در حالت بالا(مقدار صفر) قرارداد. خروجیها نیز بر روی LED ها با روشن(مقدار یک) و یا خاموش(مقدار صفر)بودن نتیجه را نشان میدهند.که در تصویر زیر سه ورودی با مقدار یک وارد تمام جمع کننده میشوند و مقدار سه بر روی خروجی قابلمشاهده است.



شکل۷–۵۰

جلسه ۸

آزمایش طراحی واحد محاسبه و منطق^{۲۷}

هدف

در این آزمایش اهداف زیر دنبال می شوند : ✓ آشنایی با ALU و ساختار آن ✓ طراحی و پیاده سازی مدارهای محاسباتی ، منطقی و ثباتی یک CPU

تئوری آزمایش

بخش محاسبات و منطق یکی از مهم ترین قسمتهای یک CPU میباشد. به طور کلی ALU از سه قسمت محاسبات، منطق و کنترل تشکیل شده است. هر بخش با توجه به وظایفی که دارد یک سری عملکردهایی را انجام می دهد. قسمت محاسباتی اعمالی نظیر جمع، تفریق، ضرب و تقسیم را بر عهده دارد. در قسمت منطقی عملیاتی نظیر NOT , XOR , OR , AND صورت می پذیرد و درنهایت قسمت کنترل نیز وظیفه تعیین واحد عملیاتی و عملیات موردنظر را به عهده دارد. در این آزمایش هدف پیاده سازی یک ALU بسیار ساده می باشد. شکل ۸-۱ بلوک دیا گرام سیستم موردنظر را نمایش می دهد.



ALU "

جدول زیر کدهای عملیاتی را که توسط بخش محاسبات و منطق انجام می شود، نمایش می دهد. دانشجویان با استفاده از سوئیچهای موجود بر روی برد، عملکرد موردنظر را مشخص و داده ورودی را به ALU اعمال می نمایند. لازم به ذکر است که تمام عملیات موردنظر حداکثر ۴ بیتی می باشند.

پیش از آغاز آزمایش لازم است تاکمی بیشتر در مورد بلوکهای این سیستم به بحث بپردازیم. در بخش محاسباتی دانشجویان عزیز می بیست از بلوک جمع کنندهای که در آزمایش مای اخیر طراحی شد به عنوان جمع کننده ۴ – بیتی استفاده نمایند. با استفاده از همان مدار نیز می توانند افزایش بهاندازه یک واحد را نیز پیاده سازی نمایند. اما مدار تفریق کننده و کاهش بهاندازه یک واحد را که در آزمایشهای گذشته به آنها نپرداختهاند می بایست از ابتدا طراحی نمایند. البته طراحی تفریق کننده ۴ – بیتی نیز بر پایه تمام جمع کننده امکان پذیر است و ازاین رو با جمع کننده ۴ – بیتی اختلاف بسیار کوچکی دارد.

بهمنظور سادگی سیستم، بخش کنترلی تنها بهعنوان مالتیپلکسر عمل مینماید. ورودی این بلوک حاصل کلیه اعمال موردنظر (محاسباتی: جمع، تفریق، ... و منطقی: OR، AND، ...) است و با توجه به سیگنال کنترلی، ورودی موردنظر به خروجی منتقل میشود.

	S 3	S2	S 1	S 0
ADD	0	0	0	0
SUB	0	0	0	1
INC1	0	0	1	0
DEC1	0	0	1	1
AND	1	0	0	0
OR	1	0	0	1
XOR	1	0	1	0
NOT	1	0	1	1

جدول ۸-۲

تکالیف پیش از آزمایش

تاکنون کلیه مدارهای موردنیاز در این بخش در آزمایشهای قبل پیادهسازی شدهاند، بهجز تفریق کننده ۴ – بیتی که میبایست برنامه آن را نوشته و پیادهسازی نمایید.

تكاليف داخل آزمايشگاه

نکات : دانشجویان عزیز برای مشاهده عملکرد مدارهای طراحیشده باید مقدمات زیر را فراهم نمایند.

√ بر روی برد چهار عدد LED و نمایشگر هفتقسمتی وجود دارد. از این LED ها و نمایشگرها بهمنظور نمایش خروجی ALU

استفاده نمایید.

- 🗸 🚽 از سوئیچهای موجود بر روی برد بهعنوان ورودیها، سیگنالهای کنترلی و رقم نقلی ورودی استفاده نمایید.
 - ۱) برنامه مدار ترسیم شده را نوشته و بر روی FPGA برنامه ریزی نمایید.
 - ۲) آزمودنهای لازم را انجام و نتایج را در گزارش خود ثبت نمایید.

جلسه٩

آزمایش ثباتها و گذرگاه داده

ثباتها

از مهمترین بخشهای تشکیل دهنده سیستمهای دیجیتال ثباتها میباشند. در این سیستمها بسیاری از اعمال داخلی توسط ثباتها یا دادمهایی که در آنها ذخیره میشوند انجام می گیرند. هدف اصلی این بخش طراحی مهمترین المان یک کامپیوتر پایه است. ثباتها به صورتهای مختلفی در داخل سیستمهای دیجیتال یا کامپیوتر مورداستفاده قرار می گیرند. کاربردهای مختلفی دروس مدار منطقی و معماری کامپیوتر برای شما ارائه گردیده است که در این آزمایشها مشاهده می کنید. این بخش از سه آزمایش تشکیل شده است. در آزمایش اول شما با طراحی یک ثبات که بهصورت سری و موازی قابل خواندن و نوشتن میباشد آشنا می گردید. همچنین نحوه طراحی و پیادهسازی ثباتهای انتقالی^{۲۸} چرخشی و ریاضی به شما آموزش داده خواهد شد. در آزمایش دوم ثباتهایی انتقالی^{۲۸} چرخشی و ریاضی به شما آموزش داده خواهد شد. ازمایش سوم تکمیل کننده دو آزمایش قبل است. در این آزمایش شما باید یک ثبات که دارای همه قابلیتهایی که در آزمایشهای اول و دوم

۱–۱– ثبات ۱

هدف

در این آزمایش اهداف زیر دنبال میشوند :

- طراحی و پیادہسازی یک ثبات انتقالی

- قابلیت ثبت موازی و سری و خواندن موازی و سری^{۲۹}

- ثبات انتقالی چرخشی به چپ و راست

Shift Register TA

SISO, SIPO. PIPO PISO

- ثبات انتقالی ریاضی به چپ و راست

تئوری آزمایش

ثباتها یکی از قسمتهای مهم ساختار یک سیستم پردازشگر دیجیتال میباشند. ثباتها اغلب برای ذخیره موقت اطلاعات باینری استفاده میشوند و شامل مجموعهای از فیلیپ فلاپ ها هستند. یک ثبات n بیتی شامل n فیلیپ فلاپ است. ثباتها را میتوان ازلحاظ ورودی و خروجی به چهار دسته تقسیم نمود. این تقسیم بندی عبارت است از :

- ✓ ورودی موازی خروجی موازی (PIPO)
- ✓ ورودی سری خروجی موازی (SIPO)
- ✓ ورودی موازی خروجی سری (PISO)
- √ ورودی سری خروجی سری (SISO)

یک ثبات انتقالی از مجموعهای از فیلیپ فلاپ ها تشکیلشده است که بهصورت زنجیرهای به هم متصل هستند و ورودی هر فیلیپ فلاپ به خروجی فیلیپ فلاپ قبلی متصل است. از ثباتهای بسیار مهم میتوان به ثبات انتقالی اشاره نمود. ثبات انتقال بنا به نوع سیگنال کنترلی آن ممکن است اطلاعات را به سمت راست یا به سمت چپ انتقال دهد. از دیدگاه زمانبندی ثباتها را میتوان به دودسته سنکرون و آسنکرون تقسیم بندی نمود. ثبات سنکرون ثباتی است که دارای سیگنال تحریک یکسان برای هر فیلیپ فلاپ می باشد. در ثبات آسنکرون این عمل وجود ندارد. در کامپیوتر پایه بنا به نوع کاربردی که در نظر گرفته شده است دو نوع شیفت ریاضی و چرخشی اضافه گردیده است. بنابراین در کنار هر ثبات انتقالی یک فیلیپ فلاپ قرار خواهد گرفت که به وسیله آن ثبات انتقالی چرخشی و ریاضی با ثبات انتقالی مرسوم تکمیل می گردد.

تکالیف پیش از آزمایش

۱) در این آزمایش ابتدا یک ثبات انتقالی طراحی نمایید که دارای یک سیگنال کنترلی است. این سیگنال کنترلی مشخصکننده حالت انتقال به چپ یا به راست میباشد. لازم به ذکر است که در کلیه طراحیها از فیلیپ فلاپ D استفاده نمایید. برنامه ثبات موردنظر را نوشته و خروجی آن را تحلیل نمایید.

۲) ثبات انتقالی که بهصورت موازی و سری ثبت و بهصورت موازی و سری خوانده میشود را طراحی نمایید. ۳) اکنون که طراحی شماتیک کامل گردید کد Verilog ثبات انتقالی را که دارای قابلیتهای ذکرشده در بند۲ میباشد را تولید نمایید. ۴) با دانستن نحوه طراحی یک ثبات انتقالی با DFF، اکنون مراحل ۲ و ۳ را برای ثبات انتقالی چرخشی و ریاضی تکمیل کنید . در این مرحله شما میتوانید تمامی قابلیتهای فوق را بر روی یک ثبات پیادهسازی نمایید.

راهنمایی : هر یک از این ثباتها نیازمند سیگنالهای کنترل نظر Read , CLK و Load و ... میباشند که بنا به نوع تبادل باید در نظر گرفته شوند. شکل زیر بهطور خلاصه راهنماییهای لازم را برای شما خواهد داشت. لازم به ذکر است که این بلوک دیاگرام بسیار کلی است و کلیه حالات فوق را در بردارد. بنابراین در هرکدام از مدارات فوق بخشی از این شکل بکار میرود.



تکالیف داخل آزمایشگاه

نکات : دانشجویان عزیز برای مشاهده عملکرد مدارهای طراحی شده باید مقدمات زیر را فراهم نمایند.

. برای قابلرؤیت شدن باید پریود Clock را در حدود \checkmark

مدار ثبات انتقال SIPO، PISO، PIO وSISO را بر روی برد پیادهسازی و آزمودن نمایید. نتایج بهدست آمده را در گزارش خود ثبت نمایید.
 مدار ثبات انتقال چرخشی به چپ و راست را بر روی برد پیادهسازی و آزمودن نمایید. نتایج بهدست آمده را در گزارش خود ثبت نمایید.
 مدار ثبات انتقال چرخشی به چپ و راست را بر روی برد پیادهسازی و آزمودن نمایید. نتایج بهدست آمده را در گزارش خود ثبت نمایید.
 مدار ثبات انتقال چرخشی به چپ و راست را بر روی برد پیادهسازی و آزمودن نمایید. نتایج بهدست آمده را در گزارش خود ثبت نمایید.
 مدار ثبات انتقال ریاضی به چپ و راست را بر روی برد پیادهسازی و آزمودن نمایید. نتایج بهدست آمده را در گزارش خود ثبت نمایید.
 مدار ثبات انتقال ریاضی به چپ و راست را بر روی برد پیادهسازی و آزمودن نمایید. نتایج بهدست آمده را در گزارش خود ثبت نمایید.
 مدار ثبات انتقال ریاضی به چپ و راست را بر روی برد پیادهسازی و آزمودن نمایید. نتایج بهدست آمده را در گزارش خود ثبت نمایید.

۲-۱- ثبات۲

هدف

در این آزمایش اهداف زیر دنبال میشوند : طراحی و پیادهسازی یک ثبات ۱۶ بیتی که به شکل زیر باشد :

- √ با قابلیت متمم یک
- √ با قابلیت متمم دو
- √ با قابلیت افزایشی یک
- √ با قابلیت کاهشی یک

تئ<u>وری</u> آزمایش

در این آزمایش شما با کاربردهای دیگری از ثباتها آشنا خواهید شد. این کاربردها، که در بالا به آنها اشارهشده است، در قسمتهای مختلف یک سیستم دیجیتال مورداستفاده قرار می گیرند. به طور مثال در سیستم کامپیوتر پایه برای انجام عملیات افزایش یک یا کاهش یک به راحتی در یک سیکل با سیگنالهای INC یا DEC انجام خواهند شد. طراحی چنین ثباتی که دارای قابلیتهای فوق است، در سیکلهای اجرائی بسیاری از دستورالعملها صرفه جویی خواهد نمود.



شکل ۹–۲

تکالیف پیش از آزمایش

۱) در این آزمایش ابتدا یک ثبات با قابلیت افزایشی یک با استفاده از فیلیپ فلاپ D طراحی نمایید. سپس کد Verilog مرتبط با این مدار را نوشته و آزمودن کنید.

۲) مرحله ۱ را بهطور کامل برای سه کاربرد دیگر ، طراحی و آزمودن مینمایید.

یک ثبات طراحی و آزمودن نمایید که دارای هر چهار قابلیت فوق یعنی متمم یک، متمم ۲ ، افزایشی یک و کاهشی یک باشد. سپس کد Verilog مرتبط با این مدار را نوشته و آزمودن نمایید.

تكاليف داخل آزمايشگاه

نکات : دانشجویان عزیز برای مشاهده عملکرد مدارهای طراحی شده باید مقدمات زیر را فراهم نمایند.

- ✓ برای قابلرؤیت شدن باید پریود Clock را در حدود ۵۰۰ms قرارداد.
- بر روی برد، چهار LED یکرنگ وجود دارد از این LED ها بهعنوان بیتهای خروجی ثباتها استفاده نمایید.
 - 🗸 از سوئیچهای موجود بر روی برد بهعنوان سیگنالهای کنترلی و ورودی استفاده نمایید.

برنامه ثبات باقابلیتهای فوق را بر روی برد پیادهسازی و آزمودن نمایید. نتایج بهدستآمده را در گزارش خود ثبت نمایید.

1–۳– ثبات ۳

هدف

در این آزمایش اهداف زیر دنبال می شوند :

طراحي و پيادهسازي يک ثبات ۴ بيتي که به شکل زير باشد :

- ✓ SIPO, SISO, PIPO, PISO
- ✓ Circulate Right shift, Circulate Left shift
- ✓ Arithmatic Right shift, Arithmatic Left shift
- ✓ One's complement, Two's complement
- ✓ INC, DEC
- ✓ Clear

تئوری آزمایش

این آزمایش تکمیل کننده دو آزمایش قبل است. شما در آزمایشهای گذشته با طراحی و پیادهسازی هر یک از عملگرهای فوق بهصورت مجزا آشنا شدید. در این آزمایش شما با دانش قبلی که درزمینه طراحی تکتک آنها به دست آوردهاید. اکنون بهراحتی میتوانید یک ثبات با قابلیتهای فوق طراحی نمایید. همچنان که در آزمایش قبل ذکر شد، داشتن چنین ثباتی باعث کاهش سیکلهای اجرائی یک دستورالعمل در کامپیوتر می گردد. به عبارت دیگر ریز دستورالعملهای موردنیاز برای یک دستورالعمل کاهش پیدا می کند.

تکالیف پیش از آزمایش

در این آزمایش با استفاده از Multiplexer ورودیهای فیلیپ فلاپ D مشخص می گردد. شکل ۱–۹–۳ بلوک دیاگرام کلی مدارات موردنظر را نمایش میدهد. مدار موردنظر را ترسیم ، برنامه آن را نوشته و خروجی را تحلیل نمایید.



شکل۹-۳بلوک دیاگرام کلی مدارات موردنظر

تكاليف داخل آزمايشگاه

 \checkmark

نکات : دانشجویان عزیز برای مشاهده عملکرد مدارهای طراحی شده باید مقدمات زیر را فراهم نمایند.

برای قابلرؤیت شدن باید پریود Clock را در حدود ۵۰۰ms قرارداد.

بر روی برد، چهار LED یکرنگ وجود دارد از این LED ها بهعنوان بیتهای خروجی ثباتها استفاده کرده و ثباتها را ۴ بیتی طراحی
 کنید. از سوئیچهای موجود بر روی برد بهعنوان سیگنالهای کنترلی Multiplexer استفاده نمایید.

برنامه ثبات باقابلیتهای فوق را بر روی برد پیادهسازی و آزمودن نموده و نتایج بهدستآمده را در گزارش خود ثبت کنید .

۲-گذرگاه داده^{۳۰}

هدف

در این آزمایش اهداف زیر دنبال میشوند : آشنایی با BUS و ساختار آن
طراحی و پیادهسازی مدارهای محاسباتی ، منطقی و ثباتی یک CPU

تئوری آزمایش

BUS یکی از واسطهای بسیار مهم در سیستمهای دیجیتالی است. در این سیستمها برای ارسال و دریافت داده از BUS بهعنوان محیط انتقال استفاده می گردد. همان طور که در معماری کامپیوتر با آن آشنا شده اید به دو طریق BUS ها قابل پیاده سازی هستند. آن دو راه به کار گیری Multiplexer و استفاده از بافر tri-state می باشد. در کامپیوترها به علت دوطرفه بودن BUS ، امکان استفاده از Multiplexer برای یک خط که خواندن و نوشتن از روی آن صورت می گیرد امکان پذیر نمی باشد. بنابراین این عمل از طریق tri-state انجام خواهد شد.

در فصلهای قبل با نحوه طراحی ثباتها آشنا شدید. در سیستم کامپیوتر پایه، یک ثبات ممکن است دارای قابلیتهای مختلفی باشد. اما در کامپیوتر پایهای که برای این آزمایشگاه طراحی می شود یک ثبات باید قابلیت مای Clear ، LD ، Increment و Read را دارا باشد (شکل۹-۴) .



شکل ۹-۴- ثبات داخلی کامپیوتر پایه
لازم به ذکر است که ثباتهای مذکور ثباتهای داخلی کامپیوتر و مورداستفاده در قسمت کنترلی و BUS خواهند بود. نکته بسیار مهم نحوه ارتباط این ثباتها با BUS سیستم میباشد. همانطور که میدانید به علت دوطرفه بودن BUS داده، خواندن و نوشتن از یک مسیر صورت خواهد گرفت. بنابراین هر ثبات باید در زمان موردنیاز BUS را در اختیار گیرد و سپس بعد از اتمام ارسال یا دریافت آن را رها نماید. با توجه به مطالب فوقT در قسمت ورودی هر ثبات با سیگنال کلاک و LD مشکل وارد شدن داده جدید به ثبات حل میشود. اما در قسمت خروجی باید در مسیر هر بیت خروجی یک tri-state قرار گیرد که با سیگنال Read هر ثبات فعال شده و بعد از خواندن، خروجی ثبات به صورت امپدانس بالا در آید. با طراحی چنین ثباتی به راحتی میتوان تعداد زیاد ثبات را که از یک BUS واحد استفاده می نمایند، به یکدیگر متصل نمود.

اکنون با داشتن یک ثبات که قابلیتهای اساسی سیستم کامپیوتر پایه را دارا میباشد، به معرفی ثباتهای این پردازشگر پایه میپردازیم. ثباتهای مهم این سیستم عبارتاند از:

۱) ثبات PC^{۳۱}: آدرس شروع برنامه و خط بعدی برنامه را دارا میباشد.

۲) ثبات AR^{۳۲} : آدرس دستورالعمل یا داده را برای حافظه تأمین مینماید.

۳) ثبات IR^{۳۳} : کد باینری دستورالعمل از طریق حافظه در این ثبات قرار می گیرد.

۴) ثبات DR^{۳۴} : ثباتی که محتویات داده هر عملگر که بر اساس حافظه است در آن قرار می گیرد. به تعبیر دیگر، هر یک از اعمال ریاضی و منطقی که با دو داده انجام می شود یک طرف آن در DR خواهد بود.

۵) AC : ثبات پردازنده که مهم ترین ثبات پردازشگر و تمام اعمال ریاضی، منطقی ثباتی، ورودی و خروجی با این ثبات انجام می شود.

۶) TR^{۳۵} : ثبات موقتی که در حین انجام بعضی از دستورالعملها ، داده به طور موقت در آن ذخیره خواهد شد.

۷) ۱NPR^{۳۶} ثباتی که برای ورود داده به داخل کامپیوتر مورداستفاده قرار می گیرد.

۸) OUTR : برای ارسال داده به خارج از کامپیوتر از این ثبات استفاده می شود.

شکل ۹-۵ نحوه ارتباطات بین این ثباتها و سیگنالهای کنترل موردنیاز آنها را نمایش میدهد.

تکالیف پیش از آزمایش

۱- ثباتی ۱۶ بیتی مطابق با شکل ۹-۴طراحی نمایید. در این ثبات از فیلیپ فلاپهای D استفاده میشود و در قسمت خروجی باید در مسیر هر بیت خروجی یک tri-state قرار گیرد که با سیگنال Read فعالشده و بعد از خواندن، خروجی ثبات بهصورت امپدانس بالا درآید.

" Program Counter

- ^{rv} Address Register
- ^{rr} Instruction Register
- ^r Data Register
- ^{*°} Temporary Register
- ^{⁷¹ Input Register}

۲- شکل ۹-۵ را با استفاده از ثباتی که در بند اول طراحی نموده اید، پیاده سازی نمایید. در این قسمت به جای حافظه یک ثبات و به جای ALU یک بافر قرار دهید. سپس کد Verilog مرتبط با این مدار را نوشته و آزمودن نمایید.



شکل ۹-۵-نحوه ارتباطات بین ثباتها در BUS

تكاليف داخل آزمايشگاه

۱- در این آزمایش شما باید در Simulator ، یک محیط آزمودن برای برنامه BUS بند ۲ ، نوشته و بهطور کامل ارتباطات بین ثباتهای مختلف را آزمودن نمایید.

نکته: این BUS بهعنوان یکی از المانهای مهم کامپیوتر پایه میباشد. بنابراین باید هر گروه تا پایان ترم تمامی فایلهای مربوط به آن را نگهداری نماید.

اکنون باید BUS و ثباتهای آن را به ALU متصل نمایید و دوباره قسمتهای ارتباطی را به همراه ALU آزمودن نمایید.

جلسه۱۰

آشنایی با نرمافزار Xilinx ISE

مقدمه

شما در این دوره چگونگی طراحی توسط نرمافزار Xilinx ISE را بهطور دقیق , با جزئیات کامل می آموزید و یاد می گیرید چگونه با انواع روش های طراحی به وسیله (design entry method) ذکر شده در اینجا شامل طراحی به وسیله نوشتن کد با تراشه های شرکت Xilinx کارکنید . روش های طراحی (design entry method) ذکر شده در اینجا شامل طراحی به وسیله نوشتن کد با زبان Vilinx LSD ، طراحی شماتیکی با محیط ECS و طراحی به وسیله دیاگرام حالت با محیط Verilog/VHDL می باشد. پس مراحل زیر را با آرامش خاطر دنبال کنید . . .

شکل زیر محیط کلی این نرمافزار را نشان میدهد .

🖗 Xilinx - Project Navigator - No Project		
File Edit View Project Source Process Simulation Wir	ndow Help	
		• <u>\$</u>
Seurces in Project [No Project Open]		
Process View		
(Empty Log) (Empty Log) E Console Find in Files X Errors Y Warning	•	
Ready		

شکل ۱۰-۱

ایجاد یک پروژه جدید

گزینه File>New Project را انتخاب نموده و اسم پروژه خود را در جای مربوطه وارد کنید.

😹 Xilinx - Project Navigator - No Project		
File Edit View Project Source Process Simula	ition Window Help	
New Project	3 🗉 🖪 🔺 🕅 🛛 3 🚳	16 ×
Open Example	1×	
Close Project		
Save Project As		
New Ctrl+N		
Close		
Save Ctrl+S		
Save As		
Save All		
Print Ctrl+P		
Print Setup pt C Library Vi	ew	
Decent Projects		
Recent Files		
Exit		
۲-۱۰	شکا	
e e e e e e e e e e e e e e e e e e e		
i nelosted to industreal 📻 🕐 kal 🗤 kal		
		<u> </u>
New Project		
		<u> </u>
Enter a Name and Location for the Project		
Project Name: F	Project Location	
Test	D:Vilins 7.1\Test1	
Snapshot 🚺 Library		
Colorithe two of Text and the first	a Dualact	
Snapshot tab Select the type of Top-Level module for th	e muject	
Top-Level Module Type:		
Schematic	<u>•</u>	





گزینه Next را کلیک کرده, نوع و شماره IC خود را به همراه دیگر مشخصات آن و نیز زبان برنامهنویسی را انتخاب نمایید. بقیه پنجرهها را به صورت پیش فرض بپذیرید و در انتها Finish را کلیک نمایید. درنهایت پنجره نرمافزار شما به صورت زیر در خواهد آمد.

شکل ۱۰-۴

اضافه کردن فایل شماتیک جدید به پروژه

در Project Navigator گزینه Project>New Source را انتخاب کنید .

Sources in Project Test1.ise Module View Snapshot Library View Nocesses for Source: "xc2s150/5pq206" Add Existing Source Create New Source Design Utilities	New Source	File Name: Test1 Location: D:Wilms_7.1\Test1
Process View	<back next<="" th=""><th>Add to project Cancel Help</th></back>	Add to project Cancel Help

شکل ۱۰–۵

گزینه Next و سپس Finish را بزنید . محیط طراحی شماتیک با نام فایل خودتان ایجاد می گردد. درصورتی که بخواهید محیط کد نویسی وریلاگ برای شما باز شود باید از این قسمت گزینه Verilog Module را انتخاب کنید و باقی مراحل شبیهسازی و پیادهسازی مشابه است.

Xilinx - Project Navigator - D:Wilinx_7.1\Test	1\Tes	i1.ise - [1	est1	1							•••••		•	•			
K File Edit Wew Project Source Process Simulation	Add	Tools Wi	ndow	He	p												
		* N?	Х	96	R	10	0	1	14 G	٩ſ						1	Q
			1.	21.0	r la	* I	e b	•	۰	ΘΙ	sel:	¥1	o le	a 1		-	_
					2017	- 10		-	_	~		- N		<u>1</u>			
Sources in Project			Г	1			2		3			£		6			6
Test1.ise			11				-										
- 0 Test1 (Test1.sch)			A		·		-	-					•	•	·	•	
			11		·	·	-							·	·	·	
			Н		1	1										'	
					•		-	-	•				•	·	·	·	
			8		•		-	-		•				•		·	
			11	·	·		-							·		·	
Modul 🖸 Snap 🜔 Librar 💥 Sym			H														
			11				_										
Select Options			c				_										
					,	,										,	
When you click on a branch			Ц			,			,	,			,				
C Select the line segment							-										
When you move an object			0														
Keep the connections to other objects			Ľ	1			2		3			4		6			6
Process View \$P Options	×	Test1	Г													_	



برای انتخاب المان از دکمه Add Symbol 🔝 استفاده نمایید. اکنون پنجره شما به ترتیب زیر خواهد بود. سمبل Add Symbol که همان گیت and با سه ورودی است انتخاب نموده و سپس روی صفحه شماتیک کلیک کنید. سعی کنید شکل زیر را بسازید .

File Edit View Project S	ource Process Simulado	0 80	34 10	00 7	vindov	у не	φ.											
D #80 5 🖭				12	X	, Ba	R	0	04	44	-						-	Q
N J <u>*</u> * + = = =	2010	A	?	Q 4	6.	✓	æ,	<u>*</u>			Ð 🛛	$ \mathbf{x} $	(X	90	٩			
Add Wire	<u></u>	l r																
Categories		11			-	-	-	•				•				•		
<all symbols=""></all>	~	ŀ		•	·				•	• •			·	·				
Arithmetic																		
Buffer Comulació																		
Comparator		11		•	•	-	•							•		•		
Counter					-			۰.										-
Decoder	<u> </u>	11								~								
Court of									<u> </u>	J	-		-		\sim			
3ymbols			,						AME:0			,	OR				,	
pand12	A	I ŀ		•														
nand16																		
nand2								-	-									
nand/b1		11		•	•		-	÷	- 1	Ľ)	•		•			•	
nand3					-				NAME:									
1.111	<u></u>	11																
Symbol Name Filter		1 ſ					-					-					-	
Qrientation																		
Rotate 0	•							-								-		
[• •	•		-	·		• •		-	·	•	•		-	
Symbol [n]	10																	

شکل ۱۰-۷

حالا باید Wiring (سیم بندی) مدار را انجام دهید. پس دکمه Add Wire را انتخاب و با کلیک کردن روی هر نقطه شماتیک مشغول Wiring

شوید. حالا Wiring شماتیک شما به صورت زیر درآمدهاست .

Xilinx - Project Navigator - D:\Xilinx_7.1\Tes	st1\Tes	t1.ise	- [Te	st1]			*****								
¥ File Edit View Project Source Process Simulatic	on Add	Tools	Wind	dow H	elp										
Døqg & Y78 If#		2	8	易尾		6	- 4	4 9						•	0
▶ 世境地下開 第世 >○>□	A	<u>ମ</u> ୍ଚ	44	\checkmark	 /2	1 🚖	R	€	X	X	砚 [Ф.			
Add I/O Marken															
Categories						· ·						-	·	·	•
<-Al Symbols->				• •		· .		• •			• •				
Arithmetic									,	,					
Cany_Logic															
Comparator															
Decoder M							-								
Cumbrala				•	Ē			<u> </u>	•	÷٦		•			·
aymoore						110				CH2			'	'	'
nand12		• •	•	• •	•	•		• •	Ŀ.	•	• •	•	•	•	•
nand16 nand2			•		-	· · ·			ŀ.	•		-	·	·	•
nand2b1			·	• •			·)	ю—	J.	·	• •		·		
nand202 nand3						100									
1 mm															
Symbol Name Filter															
Qrientation					-							•			



حالا باید سیگنالهای ورودی و خروجی را بهصورت یک پورت تعریف نمایید . پس دکمه Add I/O Marker را انتخاب و در قسمت Add I/O را نتخاب و در قسمت Add I/O مرا باید سیگنالهای ورودی کلیک کنید . برای تعریف پورت خروجی نیز Marker Option گزینه Add an Input Marker را کلیک کنید. حالا روی سیگنالهای ورودی کلیک کنید . برای تعریف پورت خروجی نیز گزینه Add an Output Marker را کلیک کنید و روی سیگنال خروجی کلیک کنید . درنهایت پورتها به صورت شکل زیر به شماتیک اضافه می شوند .



برای نام گذاری پورتهای ورودی و خروجی دکمه Add Net Name را انتخاب ، اسم پورتها را وارد و روی پورت موردنظر کلیک کنید. حالا باید شماتیک خود را ذخیره کرده و سپس توسط دکمه 🖌 چک نمایید تا دارای اشکال نباشد. پسازاینکه از شماتیک خود مطمئن شدید، از

محيط شماتيك خارجشده و به محيط اصلى نرمافزار بازگرديد.

برای شبیه سازی مدار خود باید فایل دیگری با نام Test Bench Waveform را اضافه کنید. این فایل جدید برای شبیه سازی فایل اصلی استفاده می گردد .



شکل ۱۰–۱۱

سپس محیط تولید شکل موج برای پورتهای ورودی ظاهر میشود .

Xilinx - Project Navigator - D-Will	nx_7.1\Test1\Test1.ise - [Test_1.tbw] ess Simulation Test Bench Window Help 記述意識 [] 国 正記記 (1995) (■ ₽ X > - 8 x
	Initialize Timing	
Sources in Project Test1.ise xc2s150-Spc208 Content (Test1.sch)	Maximum output delay Clock high for	· · · · · · · · · · ·
Modul 😰 Snaps 🖺 Library	Clock Timing Information Inputs are assigned at "Input Setup Time" and outputs are checked at "Output Valid Delay". Clock Information Inputs are assigned difference of the setup time inputs are assigned at the setup time. Multiple Clocks Multiple Clocks Clock Time High 100 ns Combinatorial (or internal clock) Clock Time Low 100 ns Combinatorial Timing Information Input Setup Time 15 ns Output Valid Delay 15 ns Initial Offset 0 ns	-
Process View Hierarchy - Test	Global Signals Initial Length of Test Bench: 1000 ns High for Initial: 100 ns Time Scale: ns	
E Console Find in Files X Erro	OK Cancel Next > Help	

شکل ۱۰–۱۲

گزینه ADD Asynchronus Signal Support را انتخاب نموده و گزینه Next را کلیک نمایید. حالا یک سیگنال را بهعنوان پالس ساعت تعریف کنید. گزینه Asynchronous Signal را انتخاب نموده تا بتوانید هرجایی از شکل موج را که میخواهید , تغییر دهید و به دنبال آن سیگنالهای باقیمانده را جهت مقداردهی Add کنید. پنجره زیر ظاهر میشود حالا میتوانید با کلیک ماوس هرجایی از سیگنال را که بخواهید مقدار یک و یا صفر بدهید. مثلاً میتوانید شکل موج زیر را در نظر بگیرید .

Xilinx - Project Navigator - D: Wilinx_	7.1\Test1\Test1.ise	[Test_1	i.tbw]	
File Edit View Project Source Process	Simulation Test Bench	Window	Help	
	🚿 🗉 🗖 🚣 K	2 3		- <u>0</u>
<u>G II 9≣ > >≥</u> 1000 ▼ ns	-			
- x				
Sources in Project	14040	QΧ		
Test1.ise - C xc2s150-5pq208	End Time: 1000 ns		100 ns 300 ns	500 ns 700 ns
rear (rest.act)				
	} .na	0		
	<mark>BU</mark> 6	0		
	ិ 🕰	1		
	} ∎ d	0		
Et Modul				
r a Testi				

شکل ۱۰–۱۳

این فایل را ذخیره نموده و از این محیط خارجشده و به محیط اصلی بازگردید. در محیط اصلی روی فایل Test Bench Waveform کلیک کرده تا HighLight شود و سپس از پنجره Process view گزینه Generate Expected simulation result را دوپار کلیک کنید. پنجره محیط قبلی مجدد باز می شود با این تفاوت که سیگنال خروجی بر اساس شماتیک مقدار یافته است .



شکل ۱۰–۱۵

پنجره زیر که نتایج شبیهسازی را نشان میدهد، ظاهر میشود.

Sources in Project Image: Sources in Project Now: □ Testlise Now: 1200 ns 0 ns 240 □ Itest[1(rest_1ke)] 0 0 0 0 0 Itest[1(rest_1ke)] 0 0 0 0 0 0 0 0 0 0 0 0 <td>480 ns 720 960 ns </td>	480 ns 720 960 ns
□	2
Modul Distance Contraction of the second seco	0
📽 Process View 🔤 Sim Hierarchy 📲 Test_1_isim 🔝 Test_1.thw	
Simulator is doing circuit initialization process. Finished circuit initialization process. No errors or warnings. Stopped at time : 1.200 us : File 'D:/Xilinx_7.1/Test1/Test_1.tfv' Line 62 Stopped at line=62 file name=D:/Xilinx_7.1/Test1/Test_1.tfv 1 >	2
🔲 Console 🦏 Find in Fres 👗 Errors 🔮 Wannings 🖀 Sim Console	

شکل ۱۰–۱۶

حالا میخواهیم مدار خود را برای پیادهسازی روی FPGA آماده کنیم , پس ابتدا باید برای پورتها روی FPGA پایهای در نظر بگیریم . به این کار Pin Assignment میگویند . برای همین منظور فایل جدیدی را با نام Implementation Constraint File باید به پروژه اضافه نماییم. این فایل با پسوند ucf ۴۰۰۰ ساخته می شود. این فایل را High Light نموده و از پنجره Process view گزینه Assign Package Pins را انتخاب نمایید.



پنجره Design Object List – I/O Pin ظاهرشدهاند .برای در نظر گرفتن یک پایه برای هر پورت ورودی یا خروجی در این پنجره و زیرستون Loc عبارت P را به معنای پین و بعد عدد پایه را مشخص کنید . مثلاً بنویسید : P3

نكته بسيار مهم

هنگام استفاده از بردهای آموزشی FPGA باید به این نکته بسیار مهم دقت نمود: پایه چهارم از سوئیچ سوم (S3) به دو پین مختلف FPGA متصل شده است (p-18, p-204). بنابراین برای عملکرد صحیح این پایه، باید پین 204 از FPGA بهصورت جعلی مقداردهی شود تا از پین دیگر یعنی p-18 بتوان بهعنوان ورودی استفاده کرد. برای این کار میتوان یک سیگنال ورودی (تقلبی) تعریف کرد و به پین204 متصل نمود. این سیگنال ورودی در هیچ جای پروژه استفاده نخواهد شد و هدف از تعریف و اتصال آن به پین 204 این است که پایه چهارم سوئیچ سوم که به پین 18 متصل خواهد شد بهدرستی کار کند.

Module test (

input logic Fake,

...);

حال این سیگنال ورودی به نام Fake را به پین 204 از FPGA متصل مینماییم.

مثال:

هنگامی که برای تمامی پورتهای ورودی و خروجی پایهای در نظر گرفتید، این فایل را ذخیره نموده و از این محیط خارج شوید. در محیط اصلی

نرمافزار فایل شماتیک اصلی خودتان را High Light نموده و از پنجره Process view گزینه Implement Design را دو بار کلیک نمایید .

Xilinx - Project Navigator - D: Wilinx	_7.1\Test1\Test1.ise		
File Edit View Project Source Process Sin	mulation Window Help		
	***	- 2	
Sources in Project Test1.ise C Test105pc208 C Test1 (Test1.sch) C Test1 (Test1.sch) C Test_1.ucf			
Modul Snaps Library Processes for Source: "Test1" Create Timing Constra Assign Package Pins Create Area Constraint Edit Constraints (Text) Edit Constraints (Text) Create Area Constraint Edit Constraints (Text) Constraints Create Constraints Co			
Process View	2		

شکل ۱۰–۱۸

سپس نرمافزار مشغول سنتز و پیادهسازی فایل شماتیک شما روی FPGA خواهد شد. بعدازآن برای پروگرام نمودن FPGA روی برد , نرمافزار باید فایلی را با نام bit.* تولید نماید . این کار را با دو بار کلیک کردن روی گزینه Generate Programming File در پنجره Process view در این انجام دهید. با کمی دقت، چند جامپر روی برد آموزشی می بینید که برای برنامه ریزی FPGA باید در وضعیت مای زیر قرار بگیرند: جامپر J17 در وضعیت 2-1 جامپر J8 در وضعیت 2-1 جامپر J6 در وضعیت 4-3 و 6-5 حالا نرمافزار باید از طریق پروگرامری که به پورت پرینتر کامپیوتر خود وصل کردهاید , FPGA روی برد را برنامهریزی نماید . به همین منظور گزینه (Configure Device (iMPACT را دوپار – کلیک کنید. گزینهها را بهصورت پیشفرض پذیرفته و Next را کلیک نمایید .

Sources in Project			
🚽 🖸 Test1.ise			
⊟- □ xc2s150-5pq208	Constant of the local data and t		
Test1 (Test1.sch)	d:\xilinx_7.1\n	Configure Devices	
I Test_1 (Test_1)	File Edit View Mod		
lest_1.uch	0 🛋 🖬 3 🖻	I want to configure device via :	
11	Boundary-Scan	Boundary-Scan Mode	
11		C Slave Serial Mode	
11		C SelectMAR Mode	
I		C. Darkhar Profession Made	
Module to Snapshot		 Desktop Loniguration Mode 	
Processes for Source: "Test1"			
- 🖻 🥓 Map	1		
tiene Man Human	// *** BATCH		~
D Gan	// *** BATCH		
FI-D Place & Rox	// www BATCH		
- Of Generate Program	// *** BATCH		
- 🖻 🖋 Programmin	// *** BATCH		
Generate Pl	// *** BATCH		
Configure D	// NEN BATCH		
	// *** BATCH		
Process View	// *** BATCH		
	// *** BATCH		
×	// www BATCE		
-	// *** BATCH	bundarine b	
	DHIGE	<back next=""> Cancel Help</back>	≥
	For Help, press F1		10

شکل ۱۰–۱۹

درنهایت نرمافزار بهطور اتوماتیک کابل برنامهریزی شما را تشخیص و FPGA روی برد را خواهد شناخت. سپس روی FPGA، راست- کلیک نمایید و فایل bit را که در مرحله قبل تولیدشده را بازکنید .



شکل ۱۰-۲۰



شکل ۱۰-۲۲

حالا شما طرح خود را با موفقیت روی FPGA پیادهسازی و برنامهریزی نمودید.

تکلیف داخل آزمایشگاه: آزمایش گذرگاه داده جلسه ۹ را مجدداً با استفاده از این نرمافزار طراحی و بر روی FPGA سری Spartan پیادهسازی

كنيد.



Property Name	Value 📊
Device Family	Spartan3
Device	xc3s400 🔽 🔽
Package	pq208
Speed Grade	-5
Fop-Level Module Type	HDL
Synthesis Tool	XST (VHDL/Verilog)
Simulator	ISE Simulator
Generated Simulation Language	Verilog
	2

شکل ۱۰–۲۵

۱-۴- در این مرحله از ساخت پروژه می توان فایل جدید را ایجاد کرد. در غیر این صورت پس از اتمام مراحل ساخت پروژه، باید آن را ایجاد کرد.

ew Proj	ect		× 1
Create	e a New Source		
	Source File	Туре	New Source 1
1		- 31 -	
			Hemove
Create		a the project (entional). Only one new course	o oon ho oncoified new
Additi	e a new source to add t onal new sources can b	e added after project creation using the "Pr	e can be specified now. oject->New Source''
comm	and.		
Existin	ng sources can be adde	d on the next page.	
		2	
			Several Labor
		< Back Next>	Lancei Help

شکل ۱۰-۲۶

۱-۵- زمانی که گزینه New Source در مرحله قبل را انتخاب کردید باید قالب فایل جدید را انتخاب کنید.بهاین علت که باید محیط کد نویسی وریلاگ فراهم

شود، گزینه Verilog Module را انتخاب و برای آن نام و مسیری جهت ذخیره تعیین کنید.

New Source	\mathbf{X}
IP (CoreGen & Architecture Wizard) Schematic State Diagram Test Bench Waveform User Document Verilog Module Verilog Test Fixture VHDL Library VHDL Library VHDL Module VHDL Package VHDL Test Bench	File Name: 2 FA Location: 3 c:\FA
	Add to project
4	
< Back Next	> Cancel Help

شکل ۱۰–۲۷

۱-۶- در این مرحله درصورتیکه پورتهای ورودی و خروجی مشخص است اسامی آنها، نوع ورودی و یا خروجی و تعداد بیت آنها را تعیین کنید.

Define Verilog So	urce			E	×
Module Nam	e FA		_		
Port Name	e I	Direction	1 SB	LSB	~
A	input				
В	input				
cin	input				
S	output				
Cout	output				
	Input			×	1
		2			
	< Back	Next >	Cancel	Help	

شکل ۱۰–۲۸

۲-۱ در مرحله آخر خلاصهای از ساخت فایل را مشاهده خواهید کرد.

New Source In Project Navigat following specif	formatio or will crea ications:	n te a new sk	eleton sourc	e with the	×
Source Type: V Source Name: F Module Name: F Port Definitions:	erilog Modi FA.v FA	ule			
	A B cin S Cout	scalar scalar scalar scalar scalar		input input input output output	
٢.					× >
Source D	Virectory: d	:\FA			
	< Ba	ack	Finish	Cancel	Help

شکل ۱۰–۲۹

_	Source File	ype New Source
1	FA.v	Verilog Module Bemove
Creal	e a new source to add	d to the project (optional). Only one new source can be specified now.
Addit	ional new sources can	1 be added after project creation using the Project->INEW Source
Comr	nand.	t be added after project creation using the Project->New Source

شکل ۱۰-۳۰

۱-۸- در صورتی که فایل هایی قبلاً ایجادشده است و نیاز است به این پروژه اضافه شود در این مرحله و با استفاده از گزینه Add Source می توانید انجام دهید.

	Source File	Туре	Copy to Project 🔨	Add Source
2				Remove
4				
dd exis	ting sources to the p	roject (optional). Additi	ional sources can be adde	ed after project creati
dd exis sing th	ting sources to the p e "Project->Add Sour	roject (optional). Additi rce'' or ''Project->Add I	ional sources can be adde Copy of Source'' comman	ed after project creati ds.

شکل ۱۰-۳۱

New F	Project Information	×
Proj	ject Navigator will create a new Project with the following specifications:	
Proje Devi Sour	ect: Project Name: FA Project Location: c:\FA Project Type: HDL ice: Device Family: Spartan3 Device: xc3s50 Package: pq208 Speed Grade: -5 : Top-Level Module Type: HDL Synthesis Tool: XST (VHDL/Verilog) Simulator: ISE Simulator Generated Simulation Language: Verilog rces: Verilog Module FA.v	
<u> </u>	<pre> Cancel Help </pre>	

شکل ۱۰-۳۲

۱-۹- پس از اتمام مراحل ساخت صفحهای مشابه تصویر زیر مشاهده خواهید کرد. در سمت چپ پروژه ایجاد می شود و در سمت راست دو تب کنترل که محیط کد

نویسی و خلاصهای از اطلاعات پروژه ایجاد میشود.تصویر زیر تب کنترل مربوط به خلاصه اطلاعات پروژه است.



شکل ۱۰–۳۴

۱۱-۱۰ جهت بررسی کد ازلحاظ قواعد ساختاری باید سنتز انجام دهید.برای این کاربر روی فایل با پسوند ۷. (زیرمجموعه پروژه در قسمت بالا سمت چپ)یکبار کلیک کنید تا گزینههای مربوط به آن در تب کنترل (قسمت پایین سمت چپ)Proccess View لیست شود. سپس بر روی گزینه Synthesize_XST دو بار کلیک کنید تا عملیات سنتز آغاز شود. در صورت موفقیت آمیز بودن سنتز در کنار این گزینه تیک سبزرنگ ظاهر می شود.

Xilinx - Project Navigator - c:\FA\FA.ise - [FA.	v) 🗖 🗖 🚬
File Edit View Project Source Process Simulation	Window Help » - 🗗 🗙
D FR 6 YV REXX	
Sources in Project: FA.ise Kaddule View Snapshot Library View FA (FA v) Frocesses for Source: "FA" Create New Source Create New Source View Design Summary Design Summary	<pre>8 // Nodule Name: FA 9 // Project Name: 10 // Target Device: 11 // Tool versions: 12 // Description: 13 // 14 // Dependencies: 16 // 16 // Revision 0.01 - File Created 18 // Additional Comments: 19 // 20 /////////////////////////////////</pre>
User Constraints Synthesize - XST Generate Programming File	28 assign (Cout, S)=A+B+cin; 2 29 endmodule 31 C FA.v 1 2 Design Sum.
Started process "Synthesize".	
Ready	Lo 24 Col 4, Veriloo

شکل ۱۰–۳۵

۱۲-۱۲ برای ایجاد محیط شبیه سازی بروی پروژه کلیک راست کنید و گزینه New source را انتخاب کنید.

📚 Xilinx - Proje	ect Naviga	tor - c:\	FA\FA.i	ise - [FA.v
📑 File Edit Viev	v Project	Source I	Process	Simulation
	8	3		
G II 9⊒ →	▶ ^I		-	- a pi
Sources in Project				
FA.ise □	q208 101 New Sou	****	-1	
	Add Sour Add Copy Remove	rce y of Source	Inse e Shift Dele	rt t+Insert te
	Move to	Library		
Letter Module View	Open Toggle Pa Propertie	aths :s		

شکل ۱۰-۳۶

Test bench Waveform را انتخاب و برای آن نام و مسیری جهت ذخیرهسازی تعیین کنید.



شکل ۱۰-۳۷

Select		
Source File		
	FA	
	Aack Next> Cancel	Help

شکل ۱۰–۳۸



شکل ۱۰–۳۹

۱۴-۱ پس از اتمام مراحل ساخت محیط شبیهسازی، صفحهای مشابه تصویر زیر ایجاد میشود.چون مدار تمام جمع کننده دارای کلاک نیست در قسمت اطلاعات کلاک گزینه Combinatorial را انتخاب کنید.برای تنظیمات مدار دارای کلاک به آموزش تصویری مراجعه شود.

Initialize Timing	X
Assign Inputs Wait To Check	Check Assign Dutputs Inputs Wait To Assign ➡
Clock Timing Information Inputs are assigned at "Input Setup Time" and outputs are checked at "Output Valid Delay". Rising Edge C Falling Edge Dual Edge (DDR or DET) Clock Time High 100 ns Clock Time Low 100 ns Input Setup Time 15 ns Output Valid Delay Is ns Input Setup Time Is ns Input Offset 0 ns Input Offset 0 Is Ins Input Setup Time Is Is Is	Clock Information Gingle Clock Gingle Clock Combinatorial (or internal clock) Combinatorial Timing Information Inputs are assigned, outputs are decoded then checked. A delay between inputs and outputs avoids assignment/checking conflicts. Check Outputs So ns After Inputs are Assigned Assign Inputs So ns After Outputs are Checked
Global Signals F PRLD (CPLD) High for Initial: OK	Initial Length of Test Bench: 1000 ns Time Scale: ns Add Asynchronous Signal Support Add Asynchronous Signal Support

شکل ۱۰-۴۰

۱–۱۵- صفحهای مشابه تصویر زیر باز میشود که میتوانید با کلیک بر روی شکل موج و یا دو بار کلیک بر روی پورت به آن مقداردهی کنید.پس از مقداردهی به پورتهای ورودی آن را ذخیره کنید. توجه کنید پس از ذخیره فایلی با پسوند tbw بهعنوان زیرمجموعه پروژه اصلی اضافه شود در غیر این صورت(اگر بهعنوان فایلی

جداگانه ذخیره شد) این مراحل را مجدد تکرار کنید.





۱-۱۷- برای بررسی نوع تراشه می توانید بر روی پروژه کلیک راست کنید و گزینه Properties را انتخاب کنید.برای تعیین پین و ارتباط با تراشه باید فایلی با پسوند ucf. اضافه و یا ایجاد شود. برای ایجاد بر روی پروژه کلیک راست کنید و گزینه New Source را انتخاب کنید و پس از انتخاب گزینه Implementation Constrain File نام و مسیری جهت ذخیرهسازی تعیین کنید و برای اضافه کردن فایل ucf. پس از کلیک راست بر روی نام پروژه گزینه Add Source را انتخاب کنید و فایل ucf. را به آن اضافه کنید.

🕭 Xilinx - Projec	t Navigator - c:\FA\F	A.ise - [TB_FA				
🚰 File Edit View	Project Source Proce	ss Simulation T				
	# # e e					
	Z 1000 💽 n:	s 🔻				
Sources in Project:						
FA.ise	FA.ise ⊡					
	New Source					
	Add Source	Insert				
	Add Copy of Source	Shift+Insert				
	Remove	Delete				
	Move to Library					
<u> </u>	Open					
■t Module View	Toggle Paths					
	Properties					

شکل ۱۰-۴۳

New Source	
 BMM File Implementation Constraints File IP (CoreGen & Architecture Wizaroy) MEM File Schematic State Diagram Test Bench Waveform User Document Verilog Module Verilog Test Fixture VHDL Library VHDL Package VHDL Test Bench 	File Name: FAT 2 Location: c:\FA 3
4	Add to project
< Back Next >	Cancel Help

شکل ۱۰-۴۴



شکل ۱۰–۴۵

New Source Info	ormation	Đ
Project Navigato following specific	r will create a new skeleton source with the ations:	
Source Type: Imp Source Name: FA Association: FA	slementation Constraints File 4. ucf	~
Source Dir	rectory: c:\FA	>

شکل ۱۰-۴۶

۱–۱۸– فایلی با پسوند ucf. اضافه شد. برای ارتباط بین پورت و پینهای تراشه دو راه وجود دارد.معمولاً فایل ucf جدید به این صورت پیکربندی میشود: بر روی فایل با پسوند ucf. دو بار کلیک کنید صفحهای مشابه تصویر زیر باز میشود. که با توجه به جدول اطلاعات پینهای تراشه شرکت Xilinx به ورودی و خروجیها شماره پینی را اختصاص دهید. (قبل از شماره پین باید حرف انگلیسی P تایپ شود)



شکل ۱۰–۴۷



شکل ۱۰–۴۸

۱۹-۱۰ راه دوم جهت پیکربندی پورتهای ورودی و خروجی که معمولاً جهت تغییر اطلاعات فایل UCF که از قبل ذخیرهشده است استفاده میشود به این صورت است که بر روی گزینه با پسوند ucf یک بار کلیک کنید تا در تب کنترل زیر موارد مربوط به آن لیست شود سپس از زیرمجموعه User Constraint بر روی گزینه Edit Constraints(Text) دو بار کلیک کنید. در سمت چپ صفحهای بهصورت متنی باز میشود که نام پورت و شماره پین اختصاصیافته به آن نمایش داده میشود. می توانید این اطلاعات را تغییر و سپس فایل را ذخیره کنید.



شکل ۱۰–۴۹

۲۰-۱- جهت پروگرم کردن طرح بر روی تراشه، دو بار بر روی گزینه Implement Design و سپس Generate Programming File دو بار کلیک کنید تا تیک سبزرنگ ظاهر شود و سپس از زیرمجموعه Generate programming file دو بار بر روی گزینه Configure device کلیک کنید.با کلیک بر روی Programming File Generation Report می توانید گزارشی از اطلاعات پروگرم مشاهده کنید.

File Edit View Project Source Process Simulation Image: Source sin Project Image: Source sin Project sin Project Image: Source sin Project si
Image: Second state sta
Sources in Project: FA ise FA ise FA (FA,v) FA (FA,v) FA (FA,v) FA (FA,v) FA (FA,v) FA (FA,v) FA (FA,v) FA (FB FA,tbw) FA ucf Kodule View Snapshot Library View
Sources in Project FA.ise
Sources in Project FA.ise
FA.ise FA.ise
Kodule View Snapshot Library View
TB_FA (TB_FA.tbw) FA.ucf FA.ucf Library View
FA.ucf Kodule View Snapshot
Module View Snapshot C Library View
Module View Snapshot C Library View
Module View Snapshot C Library View
Module View Snapshot Library View
Processes for Source: "FA"
View Design Summary
Design Utilities User Constraints
E S / Implement Design 3
Encaramming File Generation Report
Generate PROM, ACE, or JTA
Configure Device (iMPACT)
Process View 🛛 🎬 Hierarchy - TB_FA.tbw

شکل ۱۰–۵۰

📚 Xilinx - Project Navigator - c:\FA\FA.ise - [FA.	.bgn (READ ONLY)]		- 7 🗙			
File Edit View Project Source Process Simulation	Window Help		> _ Ə ×			
	🔊 🖌 😢 🐰 📓 💼 🗠 🖂	M 🙀 🔹 💡				
		-				
Sources in Project:	<pre>1 Release 7.1.03i - Bits 2 Copyright (c) 1995-200 3 Loading device for app 4 C:/Xilinx. 6 Opened constraints fit. 7 8 Sat Feb 20 08:32:35 20 9 10 C:/Xilinx/bin/nt/bitg 11 12 Summary of Bitson Out</pre>	gen H.41 D5 Xilinx, Inc. All rights rese plication Rf_Device from file '3 csion 3.1, device xc3s50, packag le FA.pcf. D16 en.exe -intstyle ise -w -g Debug	rved. s50.nph' in environment e pq208, speed -5 Bitstream:No -g Binary:no			
📲 Module View 💼 Snapshot 🖺 Library View	13 +	++				
	14 Option Name	Current Setting				
Processes for Source: "FA"	16 Compress	(Not Specified) *				
Design Utilities	17 +	++ L (Not Specified) *				
	19 +					
Design	20 CRC	Enable**				
Generate Programming File Programming File	Generate Programming File					
Generate PROM, ACE, or JTAG Fi Configure Device (iMPACT)	23 + 24 ConfigRate	6**	~			
Process View Hierarchy - TB_FA.tbw	💽 FA.v 🗶 Design Sum 🎦 TI	B_FA.tbw III FA.bgn (REA				
Started process "Programming File	e Generation Report".					
· · · · · · · · · · · · · · · · · · ·						
🔲 🔲 Console 🏹 Find in Files 🗶 Errors 🏆 Warnin	gs					

شکل ۱۰–۵۱

۲۱-۱ تنظیمات صفحات بازشده طی پروگرم طبق پیش فرض انتخاب شود.

Configure Devices	×
I want to configure device via :	
Boundary-Scan Mode	
Slave Serial Mode	
SelectMAP Mode	
Desktop Configuration Mode	
1	
< Back Next> Cancel Held	.

شکل ۱۰–۵۲

Boundary-Scan Mode Selec	tion			×
 Automatically connect to Boundary-Scan chain 	cable and identify			
C Enter a Boundary-Scan C	hain			
	1			
< <u>B</u> ack	Finish	Cancel	Help	

شکل ۱۰–۵۳

-۲۲-۱ در این مرحله باید رشته بیت جهت پروگرم کردن تراشه را تعیین کنید که فایلی با پسوند bit. است که در طی مراحل ایجادشده است.

Image: Second State Sta	ation Mode] - if arations Output D 國 當 梁 第 Serial Select	MPACT Debug Help # ## 🛱 🖽 MAP Desktop	ローロー Configuration	a ⊈, № 1]			in en speed
TDI	Assign New Cor Look in: My Recent Documents Desktop My Documents	figuration File		×	i the state of th	±	
Validating chain Boundary-scan ch PROGRESS_END - E Elapsed time = Device #1 select	My Computer My Network Places	File name: Files of type:	fa.bit All Design Files	Cancel	• •	Oper Cano Bypas	n xel

شکل ۱۰–۵۴

۱-۲۳- جهت پروگرم کردن، بر روی آیکن تراشه کلیک راست کنید و گزینه Prpgram را انتخاب کنید. در صورت موفقیت آمیز بودن عملیات، عبارت آبی رنگ

Programming Succeeded ظاهر خواهد شد.



شکل ۱۰–۵۵



شکل ۱۰–۵۶



شکل ۱۰–۵۷



شکل ۱۰–۵۸

۱-۲۴- در این مثال برای ورودیها شماره پینها 10-9-7و برای خروجیها 106-107 را تعیین کردیم که این شمارهها بر روی بورد نشان دادهشده است. برای تعیین مقدار ورودی بر روی بورد کافی است سوییچ مربوطه را در حالت پایین(مقدار یک) و یا در حالت بالا(مقدار صفر) قرارداد. خروجیها نیز بر روی LED ها با روشن(مقدار یک) و یا خاموش(مقدار صفر)بودن نتیجه را نشان میدهند.که در تصویر زیر سه ورودی با مقدار یک وارد تمام جمع کننده میشوند و مقدار سه بر روی خروجی قابل مشاهده است.



شکل ۱۰–۵۹

جلسه ۱۱

طراحى حافظه

هدف

در این آزمایش اهداف زیر دنبال میشوند :

✓ طراحی و پیادهسازی حافظه با استفاده و بدون استفاده از IpCore بر روی FPGAهای سری اسپارتان

در این جلسه میخواهیم حافظه را که متن کلیه برنامهها و دادهها داخل آن قرار دارد را به دو روش پیادهسازی کنیم

1– با استفاده از IP Core موجود

تئوری آزمایش

با استفاده از IPcore های موجود در نرمافزارهای ISE یا ISE یا MAX این عمل انجام می شود. شرکت ALTERA با معرفی یکسری قطعات عمومی تحت عنوان ^{۷۳} LPM امکان توسعه سختافزار را تا حدود بسیار زیادی به کاربر می دهد. ازجمله درزمینه تعریف حافظهها LPM_RAM_IO است که به راحتی در داخل فایل گرافیکی قابل استفاده می باشد. در نرمافزار ISE شرکت XILINX نیز نظیر چنین قطعه ای به عنوان RAM32X8S در قسمت Memory Categuries موجود می باشد. شکل ۱۱-۱ نمونه هایی از بلوکه ای حافظه مربوط به هر دو شرکت را به نمایش گذاشته است.



شکل ۱۱-۱- بلوک تعریف حافظه ها در نرمافزار های الف) MUX ب) ISE

برای طراحی RAM از منوی Tools گزینه MegaWizard Plugin Manager را انتخاب میکنیم (شکل ۲۰۱۱).

^v Library of Parameterized Modules



شکل ۲-۱۱

در پنجره شكل ۱۱-۳ گزينه اول را انتخاب ميكنيم.

1	The MegaWizard Plug-In Manager helps you create or modify design files that contain custom variations of megafunctions.
1	Which action do you want to perform?
1	Create a new custom megafunction variation
	C Edit an existing custom megafunction variation
	C Copy an existing custom megafunction variation
U,	Copyright © 1991-2006 Altera Corporation
	Causal (Deal) Marks Tiel

شکل ۳-۱۱

در پنجره شکل ۱۱-۴ خانواده CPLD یا FPGA را تعیین میکنیم . همچنین نامی را که میخواهیم برنامه با آن ذخیره شود و مسیر آن را

تعیین می کنیم. از منوی Storage ، گزینه LPM_RAM_DQ را انتخاب می کنیم.

	which type of output life do you want to ch	ealer.	
	 C AHDL C VHDL O Verilog HDL 		
	What name do you want for the output file? C:\Documents and Settings\Dear-User\Do	? esktop\Jamalo	Browse.
HIL)	Return to this page for another create of Note: To compile a project successfully in ty your design files must be in the project file libraries specified in the Options dialog box library specified in the User Libraries page of box (Assignments meru). Your current user library directories are:	operation the Quartus II : ctory, in the glo (Tools menu), of the Settings	software, bbal user or a use dialog
	HI.	 VHDL Verilog HDL What name do you want for the output file C:\Documents and Settings\Dear-User\D Return to this page for another create of your design files must be in the project direct hibraries specified in the Options dialog box library specified in the User Libraries page of box (Assignments menu). Your current user library directories are: 	 VHDL Verilog HDL What name do you want for the output file? C:\Documents and Settings\Dear-User\Desktop\Jamade Return to this page for another create operation Note: To compile a project successfully in the Quartus II your design files must be in the project directory. in the gli libraries specified in the Options dialog box (Tools menu), library specified in the User Libraries page of the Settings box (Assignments menu). Your current user library directories are:

شکل ۴-۱۱

در مرحله بعد، تعداد بیتهای آدرس و داده را تعیین و گزینه Finish را انتخاب میکنیم.

MegaWizard Plug-In Manager	LPM_RAM_DQ [page 3 of 7]		
Version 6.0	M_DQ	About	Documentation
1 Parameter 2 Simulation 3 Settings Library 3 Widths, Blk Type, Clks Regs, Clk] Summary Page ens, Byte Enable, Acirs > Mem Init	>	
aa data[70] q[70] wwe address[40] inclock outclock	Currently selected device famil How wide should the 'q' output bu How many 8-bit words of memory What should the RAM block type	y: MAX7 s be? ? [a be?	20005 vords
Resource Usage 1 lpm_ram_dq	What clocking method would you Single clock Dual clock: use separate 'inj Cancel	u like to use? put' and 'outp < <u>B</u> ack	ut' docks <u>N</u> ext > <u>Finish</u>

شکل ۱۱–۵

پس از طراحی ، RAM ابتدا باید بهوسیله ارتباط سری در اختیار کار برقرار گیرد تا برنامه موردنظرش را روی آن برنامه ریزی نماید و سپس برای اجرای برنامه باید در اختیار CPU قرار گیرد. برای انجام این عمل، RAM نیاز به یک بیت selector دارد. عمل را بدین ترتیب که، بهعنوان مثال ابتدا selector را صفر می کنیم تا از طریق ارتباط سری کاربر برنامهاش را برنامه ریزی نماید و سپس آن را یک می نماییم تا برای اجرای برنامه در اختیار CPU قرار گیرد.

تكاليف داخل آزمايشگاه

۱- برنامهای بنویسید که از Switch select های خارج FPGA دادهای را بخواند و بعد از جمع کردن با نقطه ۱۰۰ حافظه آن را روی نمایشگر هفتقسمتی نمایش دهد.

- ۲- در این آزمایش Switch select بهعنوان ورودی و نمایشگر هفتقسمتی بهعنوان خروجی می باشد.
 - ۳- باید مبدل باینری به نمایشگر هفتقسمتی را به سیستم کامپیوتر پایه اضافه نمایید.

۲-بدون استفاده از IP Core

تئوری آزمایش

در آزمایش قبل، با استفاده از IPcore های موجود در نرمافزار با طراحی حافظه آشنا شدهاید. هدف کلی این آزمایش، طراحی یک حافظه بدون استفاده از IPcore ها با امکانات بسیار اولیه و ساده میباشد که بتوان بر روی FPGA پیادهسازی کرد. بهوسیله زبان توصیف سختافزار Verilog مشابه جلسه قبل برنامهای بنویسید که دو عدد را از حافظه میخواند و سپس آندورا باهم جمع و در نقطهای دیگر از حافظه ذخیره می کند بعد از نوشتن برنامه های برنامهای بنویسید که دو عدد را از حافظه میخواند و سپس آ بعد از راهاندازی FPGA دوباره حافظه را بخوانید و ببینید که آیا نتایج حاصله درست بوده است یا خیر؟ به همین صورت تستهای دیگر را می توانید درروی حافظهای که طراحی نمودهاید انجام دهید.

تكاليف داخل آزمايشگاه

۱- بعد از انجام آزمودن اولیه کد این جلسه را با کد از پیش آماده آزمایش قبل جایگزین کنید سپس با استفاده از ورودی و خروجی، برنامهای بنویسید
 که از Switch select های خارج FPGA دادهای را بخواند و بعد از جمع کردن با نقطه ۱۰۰ حافظه آن را روی نمایشگر هفتقسمتی نمایش دهد.

۲- در این آزمایش Switch select بهعنوان ورودی و نمایشگر هفتقسمتی بهعنوان خروجی میباشد.
۳- بدون استفاده از IPcore های موجود در نرمافزار برنامهای برای حافظه بنویسید، در این حالت دوباره برنامه را اجرا نمایید.
جلسه١٢

طراحي واحد كنترل بهصورت سختافزاري

هدف

در این آزمایش اهداف زیر دنبال می شوند : أشنایی با طراحی واحد کنترل کننده و ساختار آن
CPU طراحی و پیاده سازی واحد کنترل کننده یک

تئوری آزمایش

در آزمایشهای قبل با بعضی از قسمتهای مهم کامپیوتر پایه آشنا شدید. در این آزمایش، بعد از آشنایی مختصری که با سازمان کامپیوتر پیدا میکنید، به طراحی واحد کنترلکننده خواهیم پرداخت. یک سازمان کامپیوتر شامل ۴ قسمت اصلی میباشد:

- واحد محاسباتی منطقی
 - ۲) واحد کنترلکننده
 - ۳) واسطهای ارتباطی
 - ۴) ثباتها

۳ قسمت مهم از کامپیوتر پایه درگذشته معرفی و پیادهسازی شده است. در این فصل به واحد کنترلکننده که شامل ساختار سیگنالهای کنترلی و زمانبندیهای موجود در سیستم است، پرداخته میشود. بهمنظور طراحی قسمت کنترلی دانستن چند مطلب موردنیاز است: ۱) یکی از ثباتهای کارا در سازمان کامپیوتر، ثبات دستورالعمل است. همچنان که از معماری کامپیوتر به خاطر دارید یک دستورالعمل در چهار

مرحله متوالى انجام مى شود. آن مراحل عبارتاند از:

- 1- Fetch
- 2- Decode
- 3- Indirect
- 4- Execute

بهطور خلاصه، کد باینری هر دستورالعمل، در مرحله Fetch، از حافظه خوانده و وارد ثبات دستورالعمل میشود. در مرحله Decode ، این کد توسط واحد کنترلکننده ارزیابی میشود و سیگنالهای کنترلی لازم برای انجام دستورالعمل ساخته خواهند شد. مرحله سوم در بعضی دستورالعملهای خاص که شامل آدرسدهی غیرمستقیم هستند، در یک سیکل زمانی اجرا میشود. درنهایت مرحله چهارم عمل منطقی یا ریاضی، ورودی و خروجی، انتقالی یا ثباتی موردنظر دستورالعمل را انجام میدهد: کدهای زیر بهطور خلاصه دستورالعمل ملک در کامپیوتر پایه را نشان میدهند:





شکل ۲۰۱۲ الف) دستورالعمل های بر اساس حافظه ب) بر اساس ثبات ج) بر اساس ورودی و خروجی

اکنون ما با معرفی تعدادی دستورالعمل که در جدول ۱۲–۱ آمده است، به طراحی واحد کنترل میپردازیم:

Symbol	I=0	I=1	Description	
AND	0xxx	8xxx	AND memory word to AC	
ADD	1xxx	9xxx	ADD memory word to AC	
LDA	2xxx	Axxx	LOAD memory word to AC	
STA	3xxx	Bxxx	Store AC in memory	
BUN	4xxx	Cxxx	Branch unconditionaly	
BSA	5xxx	Dxxx	Branch and save return address	
CLA	7800		Clear AC	
CLE	7400		Clear E bit	
СМА	7200		Complement AC	
CME	7100		Complement E bit	
CIR	7080		Circulate right AC and E bit	
CIL	7040		Circulate Left AC and E bit	
INC	7020		Increment AC	
SPA	7010		Skip next instruction if AC is	
SNA	7008		positive	
SZA	7004		Skip next instruction if AC is	
SZE	7002		negative	
HLT	7001		Skip next instruction if AC is	
			zero	
			Skip next instruction if E bit is	
			zero	
			Halt Computer	
INP	F800		Input character to AC	
OUT	F400		Output character from AC	
SKI	F200		Skip on input flag	
SKO	F100		Skip on output flag	
ION	F080		Intrupt on	
IOF	F040		Intrupt off	

جدول ۱-۱۲ دستورالعملهای کامپیوتر پایه

با بيان مقدمههای فوق اکنون به معرفی ساختار کنترلکننده میپردازیم.

شکل ۱۲-۲ واحد کنترل کننده کامپیوتر پایه را نشان میدهد. این واحد از دو قسمت بسیار مهم تشکیل شده است:

- ۱- واحد زمان بندی
- ۲- مدارات ترکیبی

کامپیوتر پایه در هر سیکل زمانی تعدادی از ریزدستورالعملها را بنا به ساختار BUS ، ALU و ثباتها انجام میدهد. درنتیجه باید یک واحد زمانبندی برای کنترل سیکلهای اجرایی یک دستورالعمل از ابتدا تا انتها وجود داشته باشد. در کامپیوتری که باید در آزمایشگاه طراحی شود، ماکزیمم سیکلهای هر دستورالعمل ۸ پریود میباشد.

مدارات ترکیبی نیز با استفاده از بیتهای ثبات دستورالعمل ساخته خواهند شد.



شكل ۱۲-۲ واحد كنترل كننده كامپيوتر پايه

تکالیف پیش از آزمایش

ابتدا کلیه ریز دستورالعملهای یک دستورالعمل، به طور کامل، بنا به سیکلهای اجرایی آن باید نوشته شوند.

۲) با استفاده از یک شمارنده و یک دیکدر باید سیگنالهای T_1 ، T_0 و ... مطابق با شکل زیر ساخته شود:



۳) بعد از نوشتن تمامی ریز دستورالعملها، طراحی شمارنده T₀ تا T₇ و دیکدر مشخص کننده نوع عملگرها با استفاده از بیتهای ثبات دستورالعمل ، اکنون باید کلیه سیگنالهای کنترلی ثباتها به صورت مدارات ترکیبی پیاده سازی گردند.
۴) با طراحی کلیه سیگنالهای کنترل، اکنون باید واحد کنترل کننده را به صورت مجزا آزمودن نمود. این کار با استفاده از ورودی دادن به ثبات دستورالعمل صورت می گیرد.

نکته مهم : واحد زمان بندی در ساختن بسیاری از سیگنال های کنترلی نقش بسیار مهمی را ایفا می نماید. به طور مثال در مرحله Fetch ، To ، Fetch ، و T از جمله سیگنال های کنترلی برای ساختن سیستم های مشخصه BUS می با شند.

۵) مرحله آخر ترکیب نمودن BUS و ALU با واحد کنترلی میباشد. در این قسمت نیز با استفاده از تحلیل گر ALTERA یا XILINX به راحتی تستهای مختلفی نظیر :

T₀: AR \leftarrow PC

را انجام خواهیم داد. هدف از این تستها، آزمایش سیگنالهای کنترل، انتقال داده از طریق BUS و انجام توابع ریاضی و منطقی بهصورت غیرهمزمان میباشد. بنابراین شما بهراحتی میتوانند بهجای حافظه فقط یک ثبات تعریف نمایید.

تكاليف داخل آزمايشگاه

در این آزمایش شما باید در Simulator، یک محیط آزمودن برای برنامه نهایی حاصل از ترکیب BUS و ALU با واحد کنترلی با کد ایجاد و آن را روی برد پیادهسازی نمایید. با استفاده از سوییچ مای موجود بر روی برد و دستورالعملهای جدول ۱۲-۱ ورودی ثبات دستورالعمل را تعیین و نتایج حاصل را روی نمایشگرهای هفتقسمتی مشاهده نمایید. جلسه ۱۳

طراحى كامپيوتر پايه

هدف

در این آزمایش اهداف زیر دنبال میشوند :

- 🗸 طراحی و پیادہسازی کامپیوتر پایہ
- 🗸 آزمودن کامپیوتر پایه با زبان ماشین
- طراحی گذرگاه داده بر روی سری اسپارتان

تئوری آزمایش

در آزمایشهای گذشته، با طراحی کلیه بلوکهای کامپیوتر پایه بهطور مجزا آشنا شدهاید. هدف کلی این آزمایشگاه و بهطور مخصوص این آزمایش، طراحی یک CPU با امکانات بسیار اولیه و ساده میباشد. همچنان که در آزمایشهای گذشته ذکر شد؛ یک سیستم کامپیوتر پایه از ۴ قسمت Control unit , ALU, BUS و ثباتها تشکیلشده است. تمامی بلوکهای مهم در آزمایشهای قبل پیادهسازی گردیدهاند. در این آزمایش باید همه بلوکها و قسمت حافظه بهصورت یک مدار مجتمع بر روی FPGA پیادهسازی گردند. برای انجام این عمل سه مقدمه موردنیاز است: ۱) تعیین نحوه ارتباط بلوک مای مختلف در FPGA های XILINX یا ALTERA ۲)برقراری ارتباط بلوک مای کامپیوتر پایه با استفاده از زبان توصیف سختافزار Verilog

تكاليف داخل آزمايشگاه

۱- بعد از یکپارچه کردن کامپیوتر پایه و انجام آزمودن اولیه، اکنون با استفاده از ورودی و خروجی، برنامهای بنویسید که از Switch select های خارج
۲- بعد از یکپارچه کردن کامپیوتر پایه و انجام آزمودن اولیه، اکنون با استفاده از ورودی و خروجی، برنامهای بنویسید که از Switch select های خارج
۲- بعد از یکپارچه کردن کامپیوتر پایه و انجام آزمودن اولیه، اکنون با استفاده از ورودی و خروجی، برنامهای بنویسید که از Switch select های خارج

۲- در این آزمایش Switch select بهعنوان ورودی و نمایشگر هفتقسمتی بهعنوان خروجی میباشد.

۳- باید مبدل باینری به نمایشگر هفتقسمتی را به سیستم کامپیوتر پایه اضافه نمایید.

جلسه ۱۴

طراحی واحد کنترل به صورت نرمافزاری (کنترل ریزبرنامه ریزی ۳۹)

هدف

در این آزمایش اهداف زیر دنبال میشوند :

- أشنایی با طراحی واحد كنترل ریزبرنامهریزی و ساختار أن
 - طراحی و پیادہسازی میکروپروگرام

تئوری آزمایش

در آزمایشهای قبل با طراحی قسمتهای مختلف کامپیوتر ازجمله واحد کنترل آشنا شدید. واحد کنترل که در آزمایشهای قبل طراحی نمودید ، کنترل سختافزاری بود. راه دیگر برای طراحی واحد کنترل استفاده از کنترل ریزبرنامهریزی میباشد. ریزبرنامهریزی یک روش تقریباً نرمافزاری برای کنترل و اجرای ریز عملیات در کامپیوتر است. یکی از محاسن کنترل ریزبرنامهریزی این است که اگر نیاز به تغییر ریز دستورات باشد، دیگر نیازی به تغییر سختافزاری نیست ، بلکه کافی است دستورات جزئی در حافظه کنترل را تغییر دهیم. ساختار کلی یک واحد کنترل ریزبرنامهریزی در شکل زیر نشان دادهشده است.



شکل ۱۴–۱

تولیدکننده آدرس بعدی همانطور که از نام آن مشخص است وظیفه تعیین آدرس بعدی را در کنترل ریزبرنامهریزی بر عهده دارد. بهطور خلاصه روشهای تولید آدرس در این بخش عبارتاند از :

- افزایش ثبات آدرس کنترل به میزان یک واحد.
 - ۲- اجرای انشعاب شرطی یا غیرشرطی.
- ۳- نگاشت بیتهای دستور کامپیوتر به آدرس روتین نظیر در حافظه کنترل.
 - ۴- تسهیلاتی برای اجرای سابروتین و برگشت از سابروتین.

ثبات ^۰۴ CAR آدرسی را که از بخش تولیدکننده آدرس بعدی میآید را به حافظه کنترل انتقال میدهد. میکروپروگرام از تعدادی ریز دستورات تشکیل میشود که در حافظه کنترل ذخیره میگردند. هر دستور کامپیوتر دارای روتین میکروپروگرام خود در حافظه کنترل میباشد ، که عملیات جزئی برای اجرای دستور مربوطه را تولید میکند. بنابراین برای اجرای هر دستور یا بهعبارتدیگر برای هر کد دستور ، کامپیوتر میبایست روتین میکروپروگرام نظیر را در واحد کنترل اجرا نماید. تبدیل بیتهای کد اجرای دستور کامپیوتر به آدرس شروع میکروپروگرام نظیر آن در حافظه کنترل، نگاشت کردن نام دارد.

دریکی دیگر از روشهای تولید آدرس میبایست امکان اجرای سابروتین و برگشت از آن فراهم باشد. سابروتین برنامهای است که برای کار خاصی نوشته میشود و از هرکجای برنامه اصلی میکروپروگرام میتواند فراخوانی شود. بلوک دیاگرام انتخاب آدرس برای حافظه کنترل در شکل زیر نشان دادهشده است.



فرمت ریز دستورات حافظه کنترل به سه قسمت اساسی تقسیم میشود. قسمت ریز عملیات ، ریز عملیات کامپیوتر را مشخص مینماید. AD حافظه کنترل را آدرسدهی می کند و بالاخره CD/BR شرایط بیتهای پرچم و نوع انشعاب را تعیین می کند. برای طراحی واحد کنترل میکروپروگرام ابتدا باید یک ROM برای حافظه کنترل تعریف نمایید. بدین منظور از منوی Tools گزینه Megawizard برای طراحی واحد کنترل میکروپروگرام ابتدا باید یک ROM برای حافظه کنترل تعریف نمایید. بدین منظور از منوی Tools گزینه Plugin Manager ایرای طراحی واحد کنترل میکروپروگرام ابتدا باید یک ROM برای حافظه کنترل تعریف نمایید. بدین منظور از منوی Tools گزینه Plugin Manager این طراحی واحد کنترل میکروپروگرام ابتدا باید یک ROM برای حافظه کنترل تعریف نمایید. بدین منظور از منوی Tools گزینه Ioo این طراحی واحد کنترل میکروپروگرام ابتدا باید یک ROM برای حافظه کنترل تعریف نمایید. بدین منظور از منوی Tools کزینه Ioo واحد کنترل میکروپروگرام ابتدا باید یک ROM برای حافظه کنترل تعریف نمایید. بدین منظور از منوی Plugin Manager کروپرو این می می این این ای انتخاب نمایید و همان طور که در بخشهای قبل توضیح داده شد تنظیمات ROM را انجام دهید. تنها تفاوت موجود این است که در آزمایش قبل یک RAM طراحی کردید ، ولی این بار می بایست یک ROM تعریف نمایید. برای تعریف ROM می بایست محتویات آن را از قبل در یک فایل با پسوند imf. و یا het ماده نمایید تا در موقع تنظیمات ، آدرس آن فایل را به عنوان محتویات ROM بدهید.

تكاليف داخل آزمايشگاه

شود.	ن بايد نوشته	های اجرایی آ	امل بنا به سیکل	،ستورالعمل بەطور ك	استورالعملهای یک د	ابتدا کلیه ریز د	()
------	--------------	--------------	-----------------	--------------------	--------------------	------------------	----

- ۲) بعد از نوشتن ریزدستورالعمل ها حافظه ROM با آنها باید پر شود.
- ۳) سپس ریزعملیات خروجی از حافظه کنترل باید دیکد شود و گیتهای منطقی برای ساختن سیگنالهای کنترلی طراحی شوند. با توجه به مراحل گفته شده در بالا یک واحد کنترل ریز برنامه نویسی طراحی نمایید.

جلسه ۱۵

آزمايش توسعه دستورات

هدف

- در این آزمایش اهداف زیر دنبال میشوند :
- ✓ آشنایی با پیادهسازی دستورات دستیابی حافظه به آدرسدهی غیرمستقیم
 - آشنایی با پیادهسازی دستورات وقفه
 - \checkmark

۱– مدهای آدرسدهی

تئوری آزمایش

برای شناخت انواع روش مای آدرسدهی بهتر است ابتدا بدانیم که یک دستورالعمل در چهار مرحله متوالی انجام میشود. آن مراحل عبارتاند از:

- 5- Fetch
- 6- Decode
- 7- Indirect
- 8- Execute

بهطور خلاصه، کد باینری هر دستورالعمل، در مرحله Fetch، از حافظه خوانده و وارد ثبات دستورالعمل می شود. در مرحله Decode ، این کد توسط واحد کنترلکننده ارزیابی می شود و سیگنال های کنترلی لازم برای انجام دستورالعمل ساخته خواهند شد. مرحله سوم در بعضی دستورالعمل های خاص که شامل آدرس دهی غیرمستقیم هستند، در یک سیکل زمانی اجرا می شود. درنهایت مرحله چهارم عمل منطقی یا ریاضی، ورودی و خروجی، انتقالی یا ثباتی موردنظر دستورالعمل را انجام می دهد:

کدهای زیر بهطور خلاصه دستورالعمل ADD در کامپیوتر پایه را نشان میدهند:

$T_0 : AR \leftarrow PC$	Fetch
$T_1 : IR \leftarrow M[AR], PC \leftarrow PC+1$	J
$T_2 : D_0 \dots D_7 \leftarrow Decode[IR(12-14)], AR \leftarrow IR(0-11)$	☐ Decode
$T_3 : AR \leftarrow M[AR]$	∫ Indirect
$T_4 : DR \leftarrow M[AR]$	٦
T_5 : AC \leftarrow AC+DR, E \leftarrow Cout, SC \leftarrow 0	} Execute

انواع مدهای آدرسدهی عبارتاند از:

- روش ضمنی
- روش بلافصل
- روش ثباتي
- روش غيرمستقيم ثباتى
- روش خود افزایشی یا خودکاهشی
 - روش مستقيم
 - روش غيرمستقيم
 - روش نسبی
 - روش شاخص دار
 - روش آدرسدهی با ثبات پایه

در شکل زیر تفاوت بین آدرسدهیها را نشان میدهیم. دستور دوکلمهای واقع در آدرسهای ۲۰۰ و ۲۰۱ یک دستور Load AC با آدرس ۵۰۰ میباشد. اولین کلمه دستورالعمل، کد عمل و روش آدرسدهی و دومین کلمه آدرس میباشد. مقدار PC عدد ۲۰۰ برای دریافت این دستور است. محتوای ثبات پردازشگر R1 برابر ۴۰۰ و محتوای ثبات اندیس XR نیز ۱۰۰ است.

شکل۱۵–۱ مثال عددی برای شیوههای آدرسدهی

PC=200	آدرس		حافظه	آدرس دهی	آدرس	محتواى
R1=400	۲۰۰	Load AC	Mode	مستقيم	موثر ۵۰۰	AC
XR=100	201	۵	آدرس-۰۰	يلاقصل	7.1	۵۰۰
	۲۰۲	عدى	دستورالعمل ب	غيرمستقيم	٨	۳
AC				قسيے ا	٧٠٢	677
	599		۴۵۰	شاخص دار	۶	۹
	4		γ	ثياتى	-	۴
	۵۰۰		٨٠٠	ثياتى		
	۶۰۰		٩٠٠	غيرمستقيم		y
	٧٠٢		840	خوداقزايشى	۴	٧
	٨٠٠		۳۰۰	خود کاهش	899	40.

در این جلسه قصد شبیهسازی مدهای مختلف آدرسدهی و پیادهسازی مد آدرسدهی غیرمستقیم بر روی FPGA راداریم. همانطور که از معماری کامپیوتر میدانید و در مثال بالا نشان دادیم آدرس مؤثر در آدرسدهی غیرمستقیم: مجموعه محتوای ثبات در CPU و بخش آدرس دستور است.

تكاليف داخل آزمايشگاه

۱) برای دستور جمع تمام مدهای آدرسدهی را در قالب کد نویسی Verilog پیادهسازی کنید.
 ۲) قابلیت آدرسدهی غیرمستقیم را به کامپیوتر پایه که در جلسات گذشته طراحی کردهاید بی افزایید.

۲-وقفه

تئوری آزمایش

ایده وقفه برخورد با مسائلی است که دنباله عادی برنامه را برهم میزند. وقفه به انتقال کنترل برنامه از برنامه در حال اجرای جاری به یک برنامه دیگر گفته میشود. پس از اجرای برنامه سرویس وقفه، کنترل به برنامه عادی بازمی گردد. پروسه وقفه تقریباً مشابه صدا کردن زیرروال است ولی سه تفاوت دارد:۱-یک وقفه معمولاً توسط سیگنال داخلی یا خارجی رخ میدهد نه با اجرای یک دستور(بهجز وقفه مای نرمافزاری)۲-آدرس برنامه سرویس دهی به وقفه، سخت افزاری مشخص میشود نه از روی فیلد آدرس و دستور ۳- یک پروسه وقفه معمولاً توسط میگنال داخلی یا خارجی رخ میدهد نه با اجرای یک دستور(بهجز وقفه مای نرمافزاری)۲-آدرس برنامه سرویس دهی به وقفه، سختافزاری مشخص میشود نه از روی فیلد آدرس و دستور ۳- یک پروسه وقفه معمولاً تمام اطلاعات لازم برای تعیین حالت UPC(مثل بیت مای وضعیت) را ذخیره می کند ولی صدا کردن زیر روال فقط PC را ذخیره می کند. اگر وقفه در حین اجرای دستور رخ دهد اجرای دستور خاتمه می از اجرا، پردازنده چک می کند آیا وقفه رخداده ست یا خیر که در صورت وقوع وقفه، روتین پاسخدهی به وقفه اجرا میشود.

انواع وقفه:

۱-وقفه مای خارجی: از وسایل ورودی/خروجی، از یک وسیله زمانبندی یا از هر منبع خارجی دیگری میآیند.(آسنکرون) ۲-وقفه مای داخلی:به علت استفاده ناصحیح از دستورات یا دادهها رخ میدهد مانند تقسیمبر صفر(سنکرون با برنامه) ۳-وقفه مای نرمافزاری: توسط اجرای یک دستور ایجاد میشود.یک وقفه نرمافزاری یکصدا کردن بخصوص زیرروال است که شبیه یک وقفه عمل میکند.

تكاليف داخل آزمايشگاه

 ۱) به طور مجزا برای هر سه نوع وقفه برنامه ای به زبان Verilog بنویسید و روتین وقفه به صورتی باشد که کاربر متوجه قطع عملیات و اجرای روتین وقفه بشود.

۲) برنامهای بنویسید که شامل انواع وقفه باشد و پس از شبیهسازی بر روی FPGA سری اسپارتان پیادهسازی کنید.

۳) سیکل وقفه را به کامپیوتر پایه که در جلسات گذشته طراحی کردهاید بی افزایید.

جلسه ۱۶

آزمایش حافظه خارجی و پورت سریال

دانشجویان سختافزار و برق این آزمایش را انجام دهند.

۱- حافظه خارجی

هدف

در این آزمایش اهداف زیر دنبال میشوند :

- √ آشنایی با حافظه استاتیک
- ✓ بررسى نحوه ارتباط FPGA و حافظه خارجى

تئوری آزمایش

در برخی موارد، نیاز به استفاده از یک حافظه بزرگ میباشد، بهطوریکه RAMهای داخلی FPGA نیز کافی نخواهند بود. استفاده از یک حافظه خارجی ، تنها رامحل ممکن میباشد. در RAM خارجی، مشابه انواع داخلی آن، ورودی مای کنترلی write وelaba ، هر دو عمل خواندن و نوشتن را انجام میدهند: وقتی 0=we باشد، مقدار دیتا باس در قسمت آدرس دادهشده حافظه نوشته میشود. و هنگامیکه 1=we و 0=eo باشد، محتویات آن قسمت حافظه، روی دیتا باس قرار خواهد گرفت. خط کنترلی Chip-Select نیز جهت فعال کردن خواندن از RAM یا نوشتن بر RAM به کار گرفته میشود. این باعث میشود که مقادیر در RAM بار شود و سپس FPGA را ، بدون نگرانی از malification شدن RAM برنامهریزی کنید.

تكاليف داخل آزمايشگاه

برنامه کامپیوتر پایهای را که در آزمایش ۱۱ با استفاده از RAM داخلی نوشتهاید، برای حافظه خارجی بازنویسی کنید و آن را آزمودن نمایید.

جدول ۱-۱۶ اتصالات پین مای FPGA و RAM استاتیک 128KB را نشان میدهد.

Function	Pin
A0	24
A1	25
A2	26
A3	27
A4	38
A5	39
A6	40
A7	41
A8	63
A9	62
A10	61
A11	60
A12	58
A13	47
A14	46
A15	45
A16	44
I/O1	29
I/O2	30
I/O3	31
I/O4	36
I/O5	57
I/O6	56
I/07	55
I/O8	54
/CS	28
/OE	53
/WE	37

جدول ۱۶-۱

۲_پورت سريال

هدف

- در این آزمایش اهداف زیر دنبال میشوند :
 - 🗸 آشنایی با پورت سریال
- ✔ بررسی نحوه ارتباط سریال FPGA از طریق پورت RS232 و تبادل اطلاعات بین این دو

تئوری آزمایش

ارسال و دریافت اطلاعات باینری بهصورت بیت به بیت را انتقال سریال و پورت مورداستفاده برای این عمل را پورت سریال گویند. RS-232 یکی از استانداردهای پرکاربرد در کامپیوترهای شخصی و کاربردهای صنعتی است. این استاندارد هم ارتباط سریال سنکرون و هم آسنکرون را پشتیبانی کرده و بهصورت Full Duplex عمل مینماید. کامپیوترهای شخصی تنها ارتباط آسنکرون را پشتیبانی میکنند و از طریق چیپUART موجود در برد اصلی، اطلاعات را از حالت موازی به سریال و یا بالعکس تبدیل کرده و با تنظیمات زمانی آن را از طریق پورت

پورت سریال دارای یک کانکتور ۹ پین میباشد و ازآنجایی که این استاندارد در ابتدا برای طراحی با مودم طراحی شده بود، دارای پین مای Handshaking و وضعیت میباشد. اما نوع خاصی از ارتباط با RS-232 به نام Null-Modem که تنها شامل پین- مای ارسال و دریافت است، Handshaking و وضعیت میباشد. اما نوع خاصی از ارتباط با SR و TX و TX و ایته زمین) موردنیاز است. در انتقال سریال قبل از ارسال هر برای ارتباط با غیر از مودم استفاده میشود. بنابراین تنها دو پین Rx و TX و TX و ایته زمین) موردنیاز است. در انتقال سریال قبل از ارسال هر کاراکتر یک بیت صفر (start bit) به معنی شروع و آمادگی و سپس ۸ بیت اطلاعات و در آخر ۱ یا ۲ بیت (start bit) به عنوان توقف یا پایان یک کاراکتر ارسال میشود.

در استاندارد RS-232 سطح ولتاژ ۳+ تا ۱۲+ ولت نمایانگر وضعیت Space یا صفر منطقی و بازه ۳- تا ۱۲- ولت نمایشگر وضعیت Mark یا یک منطقی میباشد. اگرچه تجهیزات استاندارد TTL با سطوح منطقی ۰ و ۵ ولت کار میکنند اما قالب اطلاعات ارسالی تفاوتی ندارد و با یک مدار تغییر سطح ولتاژ، PC میتواند با ادوات TTL ارتباط برقرار نماید. یکی از مبدل مای سطح RS-232 به TTL مدار مجتمع MAX232 و یا HIN232 میباشد.

* تذكر:

RS232 DB9 (EiA/TIA 574)

(view into male end)

شكل 18-1كانكتور پورت سريال (D9)

PIN	Description
1	data carrier detect
*۲	received data(RxD)
*٣	transmitted data(TxD)
۴	data terminal ready
*۵	signal ground(GND)
۶	data set ready
Y	request to send
٨	clear to send
٩	ring indicator

جدول 18-۲ عملکرد پین مای D9



تكاليف داخل آزمايشگاه

Hyperterminal و ارتباط سریال از طریق PC (۱

Hyperterminal نرمافزاری همراه همه نسخههای سیستمعامل Windows است که میتواند بهعنوان ترمینال ارتباط سریال استفاده شود. به

این منظور ابتدا باید تنظیمات زیر انجام شوند:

ابتدا از پنجره File گزینه New Connection را انتخاب کنید.

🌯 NASR - HyperTerminal	×
File Edit View Call Transfer Help	
New Connection	
Open	
Save	<u></u>
Save As	
Page Setup	
Print	
Properties	
Exit Alt+F4	
<u>P</u>	~
Creates a new connection	

شکل۴-۱۶

پس از انتخاب یک اسم، پنجره Connent to باز می شود. برای تنظیمات New Connection ، وارد قسمتFile\ Properties شوید.

NASR Properties
Connect To Settings
NASR Change Icon
Country/region: United States (1)
Enter the area code without the long-distance prefix.
Area code: 021
Phone number:
Connect using: COM1
Configure Use country/region code and area code Redial on busy
OK Cancel



در قسمت Connect using گزینه Com 1 را انتخاب کنید. در پنجره COM Properties تنظیمات ارتباط سریال زبر را انجام دهید:

(ارتباط سریال با مشخصات ۸ بیت بدون Parity Bit و یک Stop Bit و Stop Bit برابر ۲۴۰۰ bps) ارتباط سریال با

NASR Properties	? ×	
Connect To Settings		COM1 Properties
NASR Change Icon		
Country/region: United States (1)		Bits per second: 2400
Enter the area code without the long-distance prefix.		Data bits: 8
Area code: 021 Phone number:		Parity: None
Connect using: COM1		Stop bits: 1
Configure		Flow control: None
✓ Use country/region code and area code Redial on busy		Restore Defaults
ОК Са	ncel	OK Cancel App

Bits per sec = 2400, Data bits = 8, Parity = none, Stop bits = 1, Flow control = none



برای مشاهده کاراکترهایی که تایپ می کنید، ذیل پنجره File گزینه Properties و سپس Setting tab را انتخاب کنید. به قسمت ASCII

... Setup برويد و گزينه Echo typed characters locally را فعال كنيد.

NASR Properties	? 🗙
Connect To Settings	
Function, arrow, and ctrl keys act as Terminal keys O Windows keys	
Backspace key sends	ASCII Setup
⊙ Ctrl+H ○ Del ○ Ctrl+H, Space, Ctrl+H	ASCII Sending
Emulation:	Send line ends with line feeds
Auto detect	Echo typed characters locally
Telnet terminal ID: ANSI	Line delay: 0 milliseconds.
Backscroll buffer lines: 500	
Play sound when connecting or disconnecting	ASCII Receiving Append line feeds to incoming line ends Force incoming data to 7-bit ASCII Vrap lines that exceed terminal width
ОК Са	Cancel OK Cancel
Υ-	-1۶شکل

۲) یک کاراکتر اسکی را به طور دائم از پورت سریال TxD ارسال کنید و آن را روی اسیلوسکوپ مشاهده کنید. BaudRate را 2400bps قرار دهید.

کد verilog مربوط به ارسال و دریافت دیتا را از طریق پورت سریال نوشته سپس از طریق آن یک کاراکتر اسکی را بهطور ۳) مداوم به FPGA ارسال کنید. همچنین عملیات عکس آن یعنی ارسال از FPGA را نیز آزمودن نمایید.

آموزش تصویری نرم افزارهای Xilinx,Quartus,Maxplus

آموزش تصویری طراحی مدار به صورت شماتیک و شبیه سازی و پروگرم تراشه شرکت Altera در Maxplus

۱-طراحی و پیاده سازی طرح در Maxplus

💮 MAX+plus l	II - c:\max2work\fa				
MAX+plus I	File Processing Interfaces Assign	Options V	Window Help		
	Project	۱.	Name	Ctrl+J	
C I fac	New		Set Project to Current File	Ctrl+Shift+J	همواره پس از تغییر در
	Open	Ctrl+O	Save & Check	Ctrl+K	طراحی مدار، تغییر دستگاه،
	Delete File		Save & Compile	Ctrl+L	تغيير شماره بين كامپايل
			Save & Simulate	Ctrl+Shift+L	انجام دهيد
	Convert SRAM Object Files		Save, Compile & Simulate	Ctrl+Shift+K	
	Create Jam or SVF File		Archive		
	Hierarchy Project Top	Ctrl+T			
	MegaWizard Plug-In Manager		1 c:\max2work\fa		
	Exit MAX+ plus II	Alt+F4			

🝘 MAX+plus II Ma	anager - c:\max2work\fa		
MAX+plus II File	Assign Options Help		
	Project	•	
1	New	_	2
	Open	Ctrl+0	
	Delete File		
	Hierarchy Project Top	Ctrl+T	
	MegaWizard Plug-In Manager		
	Exit MAX+plus II	Alt+F4	

شکل ۲





Project Name: FA Directory is: c:\max2work Files: Directories:	









💮 MAX+plus	II - c	\max2work\fa						_		_
MAX+plus II	File	Edit View	Symbol	Assign	Utilities (ption	s Window Help			
0 🖻 🗾	€ /	Project			I	•	Name	Ctrl+J	1	• 8
	/	New					Set Project to Current File	Ctrl+Shift+J		
AU"		Open			Ctrl+0		Save & Check	Ctrl+K		
		Delete File					Save & Compile	Ctrl+L		
\square		Retrieve					Save & Simulate	Ctrl+Shift+L		
		Close			Ctrl+F4		Save, Compile & Simulate	Ctrl+Shift+K		
0		Save			Ctrl+S		Archive			
€		Save As					1 al may Quard of a		1	
Q		Info			Ctrl+I	-	1 C;\maxzwork\ta			





شکل۱۰



شکل۱۱

Messages - Compiler		
Info: Selecting a device from ' Info: Chip 'fa' successfully fit	MAX7000' family for AUTO device 'fa' into AUTO device 'EPM7032LC44-6'	*
	MAX+plus II - Compiler	_
▲ Message ▶ 0 of 2 ▲ Lacate ▶ 0 of 0	Project compilation was successful 0 errors 0 warnings	H <u>e</u> lp on Message
Compiler		
Netlist Builder Extractor	ОК	r SNF Assembler Extractor
Conf	rpt	snf pof
0	50	100
	<u>S</u> tart	Stop

شکل ۱۲





شکل۱۴





شکل۱۶

惑 R	fa.scf - Waveform Editor	al: 877.4ns
N	Simulation Input: fa.scf Simulation Time: 1.0us	900.0ns
	Start Time 0.0ns End Time 1.0us Use Device Image: Oscillation 0.0ns Setup/Hold Image: Oscillation 0.0ns Check Outputs Image: Oscillation 0.0ns	MAX+plus II - Simulator Project simulation was successful Circuit stabilized at 0.0ns Simulation ended at 1.0us Simulation coverage: 0% 0 errors
	Start Pause Stop Open SCF	0 warnings

شکل۱۷

	Ref: 0.0ns		+ +	Time:	936.2ns
À					
Æ	Name:	Value:	L		
	— − C	[1 ່	Ī		
	🗊 — В	0			
	— A	1			
€	 S	0			
Q	Cout	1			
E					
<u>.</u>					
1					
<u>~~</u>					
γg					
) <u>s</u>					





شکل ۲۰



شکل۲۱



شکل۲۲:برنامه ریزی جمع کننده ۴بیتی

-نحوه ساخت ماژول از طرح در Maxplus

💮 N	1AX+plus II - c:\	max2work\fa - [fa.gdf -	Graphic Editor]							
	MAX+plus II	ile Edit View Sym	ıbol Assign Utili	ties Opti	ions Window	v Help				
	285	Project		•	d a a i	¥ 🖺 😫	⁶ ⁶ ⁶ ⁶	Arial	• 8	• —
A A	1	New Open	c	Ctrl+O						
		Delete File Retrieve) 	KOR3			
•		Save	(tri+F4			2 OUT 3		2 1	
° Q ∭		Info Size		Ctrl+I	_ <u>A</u>	AND2				
+		Create Default Sym	ibol		\square	سفحه طراح	شده حتما بابد م	: مدارط احب	باخت ما: ٥ / ١	تاريخت ا
*	• **	Edit Symbol Create Default Incl	ude File			ینه فایلی با	ز انتخاب این گز	ی باشد و پس از پسوند	ک صفحه اوز	ر بهاند شماتی
		Print Print Setup	(Ctrl+P			شود	SYM ساخته می		
		Hierarchy		•						
		MegaWizard Plug-	In Manager							
		Exit MAX+plus II	A	Alt+F4						





شکل۲۴

۱۷۲



شکل۲۵

۲

Ctrl+P

Alt+F4

Create / Update

Convert Programming Files...

Export...

Page Set<u>up</u>... C Print Preview Print...

Recent Files

Exit

Recent Projects

🚱 Quartus II		
File Edit View Project Assignments Processing Tools Window I	Help	
D 🖻 🖬 🎒 👗 🖻 🛍 🗠 ལ 📢		
Project Navigator 📃 🗾 🔟		
Entity		
Compilation Hierarchy	New Project Wizard: Directory, Name, Top-Level Entity [page 1 of 5]	-30 C
ACCELERATIN		
1	What is the working directory for this project?	
تعيين آدرس جهت ذخيره شدن پروزه 🚽	C:\altera	
	What is the name of this project?	
2	FAI	
تعیین نام پروژه	What is the name of the ton-level design entity for this project? This name is case sensitive and must	
	exactly match the entity name in the design file.	D (F
	FA	
	Has Endeling Product California	2
	Use Existing Project Settings	ers
A Hierarchy E Files A Design Units	_	
×	T	
	\sim	
	/	
	< Back Next > Finish Cancel	

شکل۲۶



R • • • •				
Eile Edit View Project Assignments Processing Tools Window H	alp			
	X 🖉 🖉 🖉	• • • • • • • • • • • • • • • • • • •		
Project Navigator				
	lew Project Wizard: Family (& Device Settings [page 3 of 5]		× ra®
	Select the family and device	e you want to target for compilation.		
Max7000S	Family: MAX7000S	•	Show in 'Available device' list Package: Any	
	Target device	Luide Filler	Pin count: Any 💌	
	Auto device selected Specific device selected	ted in 'Available devices' list	Speed grade: Any	
			Core voltage: 5.0V	
			🔽 Show Advanced Devices	
	Available devices:			
	Name FPM7128SLC84-7	Macro 128	·	î ler
التحاب EMP7128SL C84-10	EPM7128SLC84-10	128		
	EPM71285L04-15	128		
EPM7128SLC84-15	EPM7128SQC100-6 EPM7128SQC100-7	128 128		
	EPM7128SQC100-10 EPM7128SQC100-15	128 128		-
Hierarchy 🖹 Files 🗗 Design Units	Companion device	120		
	HardCopy II:	T		
	Limit DSP & RAM to H	ardCopy II device resources		
		< Back New	t > Finish Cancel	

شکل۲۸

New Project Wizard: EDA Tool Settin	gs [page 4 of 5]	×
Specify the other EDA tools in addi	tion to the Quartus II software used with the project.	
EDA design entry/synthesis tool:	Format:	Ŧ
EDA simulation tool:	Format:	Ŧ
EDA timing analysis took	Format:	Ŧ
	< Back Next > Finish	Cancel

شکل۲۹



شکل۳۱









شکل۳۴

۲-اثبات یا تایید طرح در نرم افزار Quartus



شکل۳۵

전 X 은 사 프 X V V			Insert Node o	or Bus	X	
	Cut	Ctrl+X	Name:		ОК	
کليک راست	Сору	Ctrl+C	Туре:	INPUT	▼ Cancel	
X2 XB	Paste	Ctrl+V	Value type:	9-Level	Node Finder	3
R AL N	Paste Special		Badix	Binary	▼	
	Repeat Paste		D in	1		
	Delete	Del	Bus width:]1		
	Insert Copied Nodes		Start index:	0		
2	Insert Node or Bus		🗖 🗖 Display g	ray code count as binary count		
	Zoom	Þ				-





شکل۳۷




شکل۳۹



۳-برنامه ریزی نهایی تراشه شرکت Altera در نرم افزار Quartus

شکل ۴۰

Quartus II - C:/altera/FA - FA - [Simulation Report - Simulation Waveforms]	
File Edit View Project Assignments Processing Tools Window Help	
🗋 🗅 🖨 🖶 🎒 🖺 🖻 🖒 🕫 😯 🖓 🕅 FA Settings - FA	
Project Navigator	
MAX7000S: EPM7128SLI84-10 Files User Libraries (Current Project)	General You can change the top-level entity for the design; however, it is recommended that you create a new revision for each entity is order to maintain entition information.
الب Device Timing Analysis Settings EDA Tool Settings EDA Tool Settings Compilation Process Settings Churż Cke e گزینه Analysis & Synthesis Settings	Top-level entity: FA
Setting التخاب كثير التخاب كثير التخاب الحاب المالي التخاب	
▲ Hierarchy Files af Design Units Status ▲ Module Progress % Time ③ Simulator 100 % 00:00:01	
X Info: Number of transitions in sim Info: Vector file FA.sim.vwf is sa Info: Quartus II Simulator was suc ✓ System \ Processing \ ExtraInfo \ Info \ Warning	OKCancel

شکل۴۱

era/FA - FA - [Pin Planner]		
v 1 Assignments Processing Tools Win	dow Help	
🔚 💼 🐓 Device		
2 Pins		
<u> </u>	Compilation Report - Flow S 19 FA. vwf	Simulator Fool Simulation F
17128SLI84-1 🏆 EDA Tool Settings		• 00000000AD00D000000000
<u>_</u> <u>S</u> ettings Ctrl+Shift+E		
Timing <u>W</u> izard		Top View
Assignment Editor Ctrl+Shift+A	در صورت تغییر مدل دستگاه	÷♡
Vin Planner Ctrl+Shift+N	تمام شماره پین ها پاک می شود	
<u>R</u> emove Assignments		: <u>/A'UIEñ*A</u> , :
📑 De <u>m</u> ote Assignments		
Back-Annotate Assignments	\sim	
Import Assignments		EPM7128SLI84-10
Export Assignments		
Assignment (Time) <u>G</u> roups	•	
Siming Closure <u>F</u> loorplan	3	I Disc
LogicLock Regions Window Alt+L		Trins
s 🗗 Design 🖧 Design Part <u>i</u> tions Window Alt+D	Inout Direction Location 1/01	Bank Vref Group I/O Standard
2 D B		TTL (default)
🔺 🕺 🕺 🚺 3 🗈 Cin	Input	TTL (default)
5 Time () 4 @ Cout	Output	TTL (default)
00:00:01 5 🐵 s	Output	TTL (default)
6 D TCK	Input	TTL (default)
7 🖻 TDI	Input undertiel trute le t	TTL (default)
8 🐵 TDO	Output	TTL (default)
9 🖻 TMS	Input	TTL (default)
	ew node>>	
₹		





شکل۴۳



وگرم تراشه	شبیه سازی و پر	سخت افزار Verilog و	مدار با زبان توصيف ه	آموزش تصویری طراحی ه
------------	----------------	---------------------	----------------------	----------------------

شرکت Xilinx در Xilinx

۱-طراحی و پیاده سازی طرح در نرم افزار Xilinx

📚 Xilinx - Project Navigator	
File Edit View Project Source Process Simu	lation Window Help
Sources in Project: (No Project Open)	
	New Project 🛛 🔀
تعیین نام پروژه Module View 💼 Snapshot 🗈 Library	Enter a Name and Location for the Project 2 Project Name: Project Location: تعیین مکان ذخیرہ پروڑہ FA
Processes for Source: (No Processes Available)	Select the type of Top-Level module for the Project Top-Level Module Type: HDL HDL Schematic EDIF NGC/NGO
	5
Process View	

Property Name	Value
Device Family	Spartan3
Device	xc3s400
Package	pq208
Speed Grade	-5
Top-Level Module Type	HDL
Synthesis Tool	XST (VHDL/Verilog)
Simulator	ISE Simulator
Generated Simulation Language	Verilog
یار مهم: گزینه های بالا انجام شود	نکته بس تمام تنظیمات پروژه طبق

شکل۴۶

New Project	New Source
Create a New Source	 IP (CoreGen & Architecture Wizard) Schematic State Diagram Test Bench Waveform User Document Verilog Module Verilog Test Fixture Verilog Test Fixture VHDL Library VHDL Packane
Additional new sources can be added after project (optional), Unity one new source can be specified now. Additional new sources can be added after project creation using the "Project->New Source" command. Existing sources can be added on the next page.	لله المراجع
Kack Next> Cancel Help	< Back Next > Cancel Help

شکل۴۷

Define Verilog Source	e		D	k
Module Name FA		تعیین ثام پورت های ورودی و		Ĩ
Port Name	Direction	مردجي	LSB 🔼	
A	input	_		Ĩ
В	input /			
Cin	input			
S	output			
Cout	output			
	input		~	٢
<	Back Next >	Cancel	Help	





شکل۴۹



شکل ۵۰

😻 Xilinx - Project Navigator - c:\FA\FA.ise - [Desig	gn Summary]			_ 2 🛛
Eile Edit View Project Source Process Simulation	Window Help			» _ ∂ ×
	🗖 🔺 🕅 🕺 🗶 🛤 🖬 🖌) 🗠 🏄 🙀	▼ ♀	
	·			
Sources in Project:	Design Overview for FA			
FA.ise	Propertu	Value		
E xc3s400-5pq208	Project Name:	c:\fa		
	Target Device:	xc3s400		
	Report Generated:	Wednesday 02/03/16 at 05:43		
1 11	Printable Summary (View as HTML] FA_summary.html		
1 11	Device Utilization Summary			
	Logic Utilization Used Av	ailable Utilization Note(s)		
	Data Not Yet Available			
	Barfamanan Cummun			
Library View	Periormance summary			
	Property Value			
Processes for Source: "FA"	Failing Constraints			
Add Existing Source	Constraint(s) Request	ed Actual Logic Levels		
Create New Source	Data Not Yet Available			
View Design Summary	Detailed Reports			
🗈 💕 Design Utilities	Report Name Status Last D	te Modified		
User Constraints	Treport Name Status Last Da			
Synthesize - XST				
E				
<u>L</u>				
Contract Con	🔽 FA.V 🗵 Design Sum	ļ		
×				
📃 🔲 Console 🦛 Find in Files 🗶 Errors 🦞 Warnings	\$			

شکل۵۱



Xilinx - Project Navigator - c:\FA\FA.ise - [FA.v
File Edit View Project Source Process Simulation
Sources in Project: FA.ise Xc3s400-5pq208 FA (FA.v)
جهت سنتز کد دوبار. کلیک کنید
Processes for Source: "FA"
🗄 📲 🔮 User Constraints
Synthesize - XST
View BTL Schematic
View Technology Schematic
🗌 🔤 🖌 Check Syntax
🛓 🚊 Generate Post-Synthesis Simulatio
II ⊕ — Q Implement Design
Generate Programming File
Process View

شکل۵۳

۲-اثبات یا تایید طرح در نرم افزار Xilinx



شکل۵۴



شکل۵۵



شکل۵۶

۲-برنامه ریزی نهایی بر روی تراشه شرکت Xilinx در نرم افزار Xilinx

New Source	
 BMM File Implementation Constraints File IP (CoreGen & Architecture Wizard) MEM File Schematic State Diagram Test Bench Waveform User Document Verilog Module Verilog Test Fixture VHDL Library VHDL Library VHDL Package VHDL Test Bench 	کلیک راست بر روی اسم پروژه و انتخاب New Source و انتخاب این گزینه چهت تعیین شماره پین های مورد نظر cocador.
< Back Next >	Cancel Help

شکل۵۷







شکل۵۹



شکل ۶۰

Xilinx - Project Navigator - c:\FA\FA.ise - [FA.ucf]	_ 7 ×
File Edit View Project Source Process Simulation Window Help	»_ = ×
KIII 〒 ▶ ▶ 1000 ▼ ns ▼ 信 理 <u>Ⅱ Ⅲ 床 床 ▲ 浅 浅 浅 沙 巡</u>	
	1
Sources in Project:	~
FAise	
□- <u></u> xc3s400-5pq208	
B− S FA(FA y)	
→ FATest (FATest Ibw)	
📫 Module View 📩 Snapshot 🌓 Library View	
Processes for Source: "FA"	
B- W User Constraints	
Create Timing Constraints	
Assign Package Pins	
Create Area Constraints	
Edit Constraints (Text)	
Generate PROM. ACE, or JTAG FI	
Configure Device (MPACT)	~
	>
🖻 Process View 📴 Hierarchy, FATest thw	
×	
Started process "Congrate Programming File"	
our cut process denerate rragi annung rite .	
E Console Find in Files X Errors V Warnings	
Generate Bit file for module FA Ln 1 Col 1 UCF 5	% €

شکل۶۱



شکل ۶۲



شکل۶۳



شکل۶۴:برنامه ریزی تمام جمع کننده بر روی FPGA Xilinx

آموزش نحوه کرک نرم افزار Quartus

نرم افزار های Maxplusو Xilinx دارای License هستند که به نرم افزار داده می شود و قابل بهره برداری می شود اما کرک نرم

افزار Quartus دارای چندین مرحله است.

ابتدا نرم افزار را نصب كنيد و قبل از اجرا مراحل زير را انجام دهيد.

محتویا داخل پوشه windows در پوشه کرک(\\crack\Windows)) را در آدرس زیر (محل اصلی نصب)کپی کنید.

C:\altera\quartus60\bin

C:\altera\quartus60\<mark>win</mark>

در پوشه کرک فایل license.dat را با نرم افزار متنی ماننده Notepad باز کنید. بجای عبارت '<mark>CHANGEME</mark>''=HOSTID باید در مقابل HostID آدرس مک سیستم قرار گیرد.برای بدست آوردن آدرس مک طبق دو راه مشخص شده در تصویر زیر اقدام کنید.پس از به دست آوردن آدرس مک علامت <mark>-</mark> را حذف کرده جایگزین تمام عبارت های ''Change me'' کنید.و این فایل را ذخیره کرده و نرم افزار را اجرا کنید و طبق تصویر بعد در نرم افزار اعمال کنید.



Tools Window 1 EDA Simulation +	te Setup se file: C:\altera\license.dat
Advanged List Paths TimeQuest Timing Analyzer Advisors	se LM_LICENSE_FILE variable: rent License ense Type: Full Version pscription Expiration: 2020.12 at ID Type: NIC ID Sector ID
Chip Editor Netlist Viewers SignalTap II Logic Analyzer In-Sustem Memory Content Editor	at ID Value: 4c0f6e17b934 sed AMPP/MegaCore functions:
Cogic Analyzer Interface Editor SignalProbe Pins Programmer	a (C4D 4) 0000 a (6AF7) 0000 a XACTO (6AE3) 0000 a XACTO (6AE2) 0000 a Device Database (6AD5) 0000 a Device Database (6AD4) 0000 a ATM (6AC3) 0000
SOPC Builder Tcl Scripts	a ATM (6AC2) 0000 +
Options	work Interface Card (NIC) ID: 8c736ea8b137 , e839df464ffe , 4c0f6e17b934 drive serial number: 0833c144 tware Guard ID: Not found
Printing Text Editor	0K Cancel





کانکتورهای I/O (ورودی /خروجی) و Test Pointها

برای انجام پروژههای دانشجویی پایههای مختلفی (PIN HEADER) را در اطراف برد قرار دادهایم تا بدین طریق بتوان سیگنالهای مورد نیاز خود را از بیرون وارد سیستم نمایند و بعد از انجام آزمایش به راحتی به خارج برد انتقال دهند. در قسمت CPLD کانکتورهای J22 و J24 و در قسمت FPGA کانکتور J23 و J21 بدین منظور در نظر گرفته شده اند. در قسمت CPLD کانکتور J25 در نظر گرفته شده تا چنانچه دانشجو قصد نمایش مقادیر پایه های کانکتور J24 را روی SEG- داشته باشد، این عمل امکان پذیر باشد.

همچنین در سمت چپ برد شش عدد J10,J11,J13,J14,J15,J16 TEST POINT قرار داده شده است. در هر قسمت یک کانکتور که به پورت LPT1 متصل میشود برای برنامهریزی FPGA یا CPLD مورد استفاده قرار میگیرد. برای CPLD کانکتور J0 و برای FPGA کانکتور J20 است.

تغذيه

در سمت چپ برد یک Reset Switch برای صفر کردن یا دادن کلاک به صورت دستی در نظر گرفته شده است. همچنین تعدادی Regulator برای تولید ولتاژهای 2.5 ، 3.3 و 5 وجود دارند. ورودی این سیستم ۷/۵ تا ۱۲ ولت میباشد که از طریق کانکتور سیاه رنگ به داخل برد وارد میشود.

آشنایی با بورد مبتنی بر تراشه شرکت Xilinx

مجموعه آزمایشگاه FPGA از بخشهای مختلفی تشکیل شده است که این بخشها شامل برد اصلی، پروگرامر شرکت XILINX و مستندات مربوطه است. در این گزارش فنی شما با ساختار برد اصلی آزمایشگاه و بخشهای مختلف تشکیل دهنده آن آشنا خواهید شد. شکل ۱ بلوک دیاگرام برد آزمایشگاه را نمایش میدهد. به طور کلی این برد شامل یک FPGA از شرکت XILINX، منابع تغذیه، قسمتهای مختلف آنالوگ، دیجیتال و کانکتورها است. در شکل ۲ نیز نحوه و جایگاه قرار گرفتن این بخش ها را روی برد آزمایشگاه مشاهده مینمایید. همان طور که در این شکل مشخص است. در ادامه به توضیح قسمتهای مختلف این برد خواهیم پرداخت.



شکل ۲: بلوک دیاگرام برد FPGA

تراشه FPGA

تراشه اصلی یا همان FPGA که روی این برد استفاده شده است از سری XC3S400 از شرکت XILINX میباشد. همان طور که میدانید شرکت XILINX به عنوان یکی از اصلیترین تولید کنندگان تراشههای الکترونیکی و بخصوص FPGA است. این شرکت تا کنون خانواده های مختلفی از FPGA ها را تولید و به بازار عرضه نموده است. یکی از این سری تراشهها خانواده Spartan-3 است که در جدول ۱ انواع آنها از نظر تعداد گیتها، بیتهای حافظه تعداد O/اها و نوع بستهبندی نمایش داده شده است. تراشهای که روی این برد استفاده شده است با بستهبندی PQFP و دارای ۲۰۸ پایه است و بیشترین پایهای که در اختیار کاربر قرار میدهد ۱۴۱ عدد است.

۱	0.12
	400

Spartan-3 FPGA Family	y							
Spartan-3	XC3550	XC35200	XC35400	XC351000	XC351500	XC352000	XC354000	XC355000
Spartan-3L	_	-	-	XC351010L	XC3S1500L	-	XC354000L	_
Spartan-3 EasyPath	-	-	-	-	XCE351500	XCE352000	XCE354000	X/CE355000
System Gates	50K	2006	40.0K	1000K	1500K	2000K	4000K	5000K
Logic Cells	1,728	4,320	8,064	17,280	29,952	46,080	62,208	74,980
Block RAM Bits	72K	216K	288K	432K	576K	720K	1,728K	1,872K
Distributed RAM Bits	12K	30K	56K	1 20K	200K	320K	432K	520K
DCMs	2	4	4	4	4	4	4	4
Multipliers	4	12	16	24	32	40	96	104
I/O Standards	24	24	24	24	24	24	24	24
Max Single Ended I/0**	124	173	264	391	487	565	712	784
Package and I/O Offerings								
	XC3550	XC35200	XC35400	XC351000	XC351500	XC352000	XC354000	XC355000
VQ100 14 x 14 mm	6	66						
TQ144 20 x 20 mm	97	97	97					
P020828x28mm	124	141	141					
FT256 17 x 17 mm		173	173	173*				
FG32023 x 23 mm			221	221*	221*			
FG456 23 x 23 mm			264	333*	333"			
ECE76 21 x 27 mm				301	487*	489		
PG0/627 227 IIII								
F6900 31 x 31 mm						565	63*	633

برای برنامه ریزی FPGA روی برد می توان از روش JTAG استفاده نمود. پروگرامر XILINX از یک طرف به پورت موازی و از سمت دیگر به کانکتور J7A در روی برد متصل و با استفاده از نرم افزار ISE برنامهریزی یا پیکربندی می شود. بر روی برد یک تراشه PROM از سری XCF02S نیز در نظر گرفته شده است که امکان برنامه ریزی FPGA از طریق PROM را نیز مهیا می نماید. به این منظور جامپرهای J5A و J6A را می بایست به ترتیب زیر قرار داد.



همچنین جامپر J9A به منظور تعیین حالت برنامهریزی FPGA در نظر گرفته شده است که چگونگی آن را در جدول زیر مشاهده

می نمایید.

جدول ۴					
MO	M1	M2	Synchronizing Clock		
0	0	0	CCLK Output		
1	1	1	CCLK Input		
1	1	0	CCLK Output		
0	1	1	CCLK Input		
1	0	1	TCK Input		
	NO 0 1 1 0 1	جدول ۴ NO M1 0 0 1 1 1 1 0 1 1 0	جدول ۴ M0 M1 M2 0 0 0 1 1 1 1 1 0 1 1 1 1 0 1 1 1 0		

The voltage levels on the M0, M1, and M2 pins select the configuration mode. The daisy chain is possible only in the Serial modes when DOUT is used. 1. 2.

3. MO=1: J9A Pin 1 and 2 is connected. M1-1: J9A Pin 3 and 4 is connected

M2=1: J9A Pin 5 and 6 is connected.

تغذيه

تغذیه ورودی برد از طریق کانکتور J12 (کانکتور تغذیه) و کلید تغذیه ورودی تأمین و از طریق سه رگولاتور، ولتاژهای ۵ ولت، ۳/۳ ولت و ۲/۵ ولت ساخته میشود. LEDهای نشانگر ولتاژهای ۱/۲، ۲/۵، ۳/۳ و ۵ ولت در قسمت بالای رگولاتورها با شمارههای LED18,19,20,21 برای نشان دادن وضعیت ولتاژهای سیستم به کار میروند. محدوده ولتاژ تغذیه ورودی از ۷ تا ۱۲ ولت بوده که



بهتر است خروجي يک منبع تغذيه پايدار باشد.

مولد پالس ساعت

یک اسیلاتور با فرکانس 20MHz روی برد قرار گرفته است که به پایه شماره FPGA ۲۲ متصل میباشد و می تواند به عنوان clock اصلی برد مورد استفاده قرار گیرد.

حافظه

یک حافظه ۱۲۸ کیلو بیت شرکت SAMSUNG به شماره K6R1008V1C روی برد قرار دارد و باسهای آدرس، داده و سیگنالهای کنترلی آن به FPGA متصل شده است (در جدولی که در انتهای این مستند آورده شده است پایههای استفاده شده مشخص شده است).

مبدل آنالوگ به دیجیتال

برای پردازش سیگنال آنالوگ توسط FPGA یک ADC شرکت Analog Device به شماره AD775 روی برد قرار گرفته است. این ADC هشت بیتی با ولتاژ ۵ ولت تغذیه شده و می تواند تا 20MSPS کار نماید. باس داده و سیگنالهای کنترلی ADC به پایههای FPGA متصل شده است (در جدولی که در انتهای این مستند آورده شده است پایههای استفاده شده مشخص شده است).

مبدل دیجیتال به آنالوگ

Analog Device با دنیای آنالوگ و ارائه نتیجه پردازش سیگنال آنالوگ به صورت خروجی، از یک DAC شرکت FPGA و FPGA استفاده شده است. این DAC هشت بیتی با تغذیه ۲/۵ تا ۵ ولت کار میکند و باس داده و سیگنالهای کنترلی آن به پایه های FPGA متصل شده است. این DAC هشت بیتی با تغذیه ۲/۵ تا ۵ ولت کار میکند و باس داده و سیگنالهای کنترلی آن به پایه های متفاده شده است. این DAC مشخص شده است).

کانکتورهای I/O (ورودی/خروجی)

برای ارتباط با خارج برد یک کانکتور ورودی- خروجی ۲۰ پایه در نظر گرفته شده است و می توان از آن برای ارتباط با اجزای جانبی مانند LCD و یا بردهای دیگر مورد استفاده نمود. این کانکتور J14 است.

كانكتور USB

برای ارتباط با پورت USB کامپیوتر کانکتور CN1 در نظر گرفته شده است که در قسمت سمت چپ برد واقع شده است.

ارتباط سری RS-232

دو پایه از FPGA به عنوان خط ارسال و خط دریافت برای ارتباط با پورت COM کامپیوتر که از پروتکل RS-232 استفاده می کند در نظر گرفته شده است. این دو پایه از طریق تراشه MAX233 شرکت MAXIM به ولتاژهای RS-232 تبدیل شده و به کانکتور DB9 سری وصل می گردند.

نمایشگر LED و هفت قسمتی

۸ LED در ۴ پکیج بستهبندی شده اند، برای نمایش سیگنالهای خروجی و نیز چهار عدد نمایشگر هفت قسمتی برای نمایش اعداد و . . . روی برد موجود است که به یک سری از پایههای FPGA متصل هستند. همچنین یک jamper برای نمایشگرهای هفت قسمتی در نظر گرفته شده است تا در حالت آند مشترک و یا کاتد مشترک (بسته به اینکه نمایشگرها چطور کار میکنند) قرار گیرد.

سوئیچ های ورودی و RESET

یک Push Button برای سیگنالهای ورودی لحظه ای مانند Reset و . . . و سه عدد DIP Switch چهارتایی برای سیگنالهای ورودی setting و یا برای ارسال اعداد BCD ، باینری و . . . روی برد در نظر گرفته شده که به یک سری از پایه های FPGA متصل هستند.









FPGA Pin Number	Application	FPGA Pin Number	Application	FPGA Pin Number	Application
2	7SEG3-d	68	IO16	138	ADC-D0
3	TX0	71	107	139	ADC-OE
4	RX0	72	IO15	140	usbD0
5	SW1-ain4	74	106	141	usbD3
7	SW1-ain3	76	IO14	143	usbRD
9	SW1-ain2	77	IO5	144	usbD4
10	SW1-ain1	78	IO13	146	usbD5
11	RST*	79	CLKIN	147	7SEG1-g
12	SW2-ain8	80	IO12	148	usbD6
13	SW2-ain7	81	103	149	7SEG1-f
15	SW2-ain6	85	IO11	150	usbD7
16	SW2-ain5	86	102	152	usbTXE
18	SW3-ain12	87	IO10	154	7SEG1-a
19	SW3-ain11	90	IO1	155	7SEG2-g
20	SW3-ain10	93	IO9	156	7SEG1-b
21	SW3-ain9	94	D4-aled7	161	7SEG2-a
22	20MHZ	95	usbRXF	162	7SEG2-f
24	R1A0	96	D4-aled8	165	7SEG2-b
26	R1A1	97	D3-aled5	166	7SEG1-c
27	R1A2	100	7SEG1-e	167	usbPWREN
28	R1A3	101	D3-aled6	168	7SEG2-e
29	R1CS0	102	D2-aled3	169	7SEG2-c
31	R1D0	106	D2-aled4	171	7SEG2-d
33	R1D1	107	D4-aled1	172	usbWR
34	R1D2	108	D1-aled2	175	7SEG2-DP
35	R1D3	109	104	176	7SEG1-d
36	R1WE	111	usbRSTn	178	7SEG1-DP
37	R1A4	113	usbSIWU	180	7SEG3-a
39	R1A5	114	DAC_D2	181	7SEG4-a
40	R1A6	115	DAC_D1	182	7SEG4-g
42	R1A7	116	DAC_D0	183	7SEG4-b
43	R1A16	117	DAC_CS	184	7SEG4-f
44	R1A15	119	DAC_RW	185	usbD2
45	R1A14	120	DAC_D3	187	7SEG4-e
46	R1A13	122	DAC_D4	189	7SEG4-c
48	R10E	123	DAC_D5	190	usbD1
50	R1D7	124	DAC_D6	191	7SEG4-d
51	R1D6	125	DAC_D7	194	7SEG4-DP
57	R1D5	126	ADC-CLK	196	7SEG3-DP
58	R1D4	128	ADC-D7	197	7SEG3-c
61	R1A12	130	ADC-D6	198	7SEG3-b
62	R1A11	131	ADC-D5	199	7SEG3-g
63	R1A10	132	ADC-D4	200	7SEG3-f
64	R1A9	133	ADC-D3	203	7SEG3-e
65	R1A8	135	ADC-D2	204	SW3-ain12
67	IO8	137	ADC-D1	205	usbXTIN

پیکربندی پایههای FPGA (Spartan3)

اتصالات Pinهای ALTERA

ALTERA PIN NO.	CONNECTED TO	ALTERA PIN NO.	CONNECTED TO
4	J22-PIN34	44	SW6-NO. 3
5	J22-PIN26	45	SW6-NO. 4
6	SSEG4-C	46	SSEG4-D
8	J22-PIN36	48	SSEG1-G
9	SW1	49	SSEG1-F
10	J2-PIN2	50	SSEG1-E
11	J3-PIN2	51	SSEG1-D
12	LED9-1	52	SSEG1-DP
15	LED9-3	54	SSEG1-C
16	LED10-1	55	SSEG1B
17	LED10-3	56	SSEG1-A
18	LED11-1	57	SSEG2-G
20	LED11-3	58	SSEG2-F
21	LED12-1	60	SSEG2-E
22	LED12-3	61	SSEG2-D
24	LED13	63	SSEG2-DP
25	LED14	64	SSEG2-C
27	LED15	65	SSEG2-B
28	LED16	67	SSEG2-A
29	SW5-NO. 1	68	J25-PIN1
30	SW5-NO. 2	69	J25-PIN3
31	SW5-NO. 3	70	J25-PIN5
33	SW5-NO. 4	73	J25-PIN7
34	SW5-NO. 5	74	J25-PIN9
35	SW5-NO. 6	75	J25-PIN11
36	SW5-NO. 7	76	J25-PIN13
37	SW5-NO. 8	77	J25-PIN15
39	SSEG4-DP	79	SSEG4-E
40	SW6-NO. 1	80	J25-PIN17
41	SW6-NO. 2	81	J25-PIN19